
Rev. 1.2 Jan. 2005
256MB,512MB,1GB Unbuffered DIMMs
x72 DIMM Pin Configurations (Front side/Back side)
Pin
Front
Pin
Back
Pin
1
V
REF
121
V
SS
31
2
V
SS
122
DQ4
32
3
DQ0
123
DQ5
33
V
SS
34
5
V
SS
125
DM0
35
6
DQS0
126
NC
36
V
SS
37
8
V
SS
128
DQ6
38
9
DQ2
129
DQ7
39
V
SS
40
11
V
SS
131
DQ12
41
12
DQ8
132
DQ13
42
V
SS
43
14
V
SS
134
DM1
44
15
DQS1
135
NC
45
V
SS
46
17
V
SS
137
CK1
47
18
NC
138
CK1
48
V
SS
49
20
V
SS
140
DQ14
50
21
DQ10
141
DQ15
51
V
SS
52
23
V
SS
143
DQ20
53
24
DQ16
144
DQ21
54
V
SS
55
26
V
SS
146
DM2
56
27
DQS2
147
NC
57
V
SS
58
29
V
SS
149
DQ22
59
30
DQ18
150
DQ23
60
DDR2 SDRAM
NC = No Connect, RFU = Reserved for Future Use
1. Pin196(A13) is used for x4/x8 base Unbuffered DIMM.
2. The TEST pin is reserved for bus analysis tools and is not connected on standard memory module products (DIMMs.)
Front
DQ19
V
SS
DQ24
Pin
151
Back
V
SS
DQ28
Pin
61
Front
A4
V
DDQ
A2
V
DD
Pin
181
Back
V
DDQ
A3
Pin
91
Front
V
SS
DQS5
Pin
211
Back
DM5
152
62
182
92
212
NC
V
SS
DQ46
153
DQ29
V
SS
DM3
63
183
A1
V
DD
93
DQS5
V
SS
DQ42
213
4
DQ1
124
DQ25
V
SS
DQS3
154
64
184
94
214
155
KEY
95
215
DQ47
V
SS
DQ52
156
NC
V
SS
DQ30
65
V
SS
V
SS
V
DD
NC
V
DD
A10/AP
185
CK0
96
DQ43
V
SS
DQ48
216
7
DQS0
127
DQS3
V
SS
DQ26
157
66
186
CK0
V
DD
A0
V
DD
BA1
V
DDQ
RAS
97
217
158
67
187
98
218
DQ53
V
SS
CK2
159
DQ31
V
SS
CB4
68
188
99
DQ49
V
SS
SA2
NC, TEST
2
V
SS
DQS6
219
10
DQ3
130
DQ27
V
SS
CB0
160
69
189
100
220
161
70
190
101
221
CK2
V
SS
DM6
162
CB5
V
SS
DM8
71
BA0
V
DDQ
WE
191
102
222
13
DQ9
133
CB1
V
SS
DQS8
163
72
192
103
223
164
73
193
S0
V
DDQ
ODT0
104
224
NC
V
SS
DQ54
165
NC
V
SS
CB6
74
CAS
V
DDQ
S1
194
105
DQS6
V
SS
DQ50
225
16
DQS1
136
DQS8
V
SS
CB2
166
75
195
106
226
167
76
196
A13
V
DD
V
SS
DQ36
107
227
DQ55
V
SS
DQ60
DQ61
V
SS
DM7
NC
V
SS
DQ62
168
CB7
V
SS
V
DDQ
CKE1
V
DD
NC
77
ODT1
V
DDQ
V
SS
DQ32
197
108
DQ51
V
SS
DQ56
228
19
NC
139
CB3
V
SS
V
DDQ
CKE0
V
DD
NC
169
78
198
109
229
170
79
199
110
230
171
80
200
DQ37
V
SS
DM4
111
DQ57
V
SS
DQS7
231
22
DQ11
142
172
81
DQ33
V
SS
DQS4
201
112
232
173
82
202
113
233
174
NC
V
DDQ
A12
83
203
NC
V
SS
DQ38
114
DQS7
V
SS
DQ58
234
25
DQ17
145
NC
V
DDQ
A11
175
84
DQS4
V
SS
DQ34
204
115
235
176
85
205
116
236
DQ63
V
SS
VDDSPD
177
A9
V
DD
A8
A6
86
206
DQ39
V
SS
DQ44
DQ45
V
SS
117
DQ59
V
SS
SDA
SCL
237
28
DQS2
148
A7
V
DD
A5
178
87
DQ35
V
SS
DQ40
DQ41
207
118
238
179
180
88
89
90
208
209
210
119
120
239
240
SA0
SA1
SAMSUNG ELECTRONICS CO., Ltd. reserves the right to change products and specifications without notice.
Pin Description
*The VDD and VDDQ pins are tied to the single power-plane on PCB.
Pin Name
Description
Pin Name
Description
A0-A13
DDR2 SDRAM address bus
CK0, CK1, CK2
DDR2 SDRAM clocks (positive line of differential pair)
BA0, BA1
DDR2 SDRAM bank select
CK0, CK1, CK2
DDR2 SDRAM clocks (negative line of differential pair)
RAS
DDR2 SDRAM row address strobe
SCL
I
2
C serial bus clock for EEPROM
CAS
DDR2 SDRAM column address strobe
SDA
I
2
C serial bus data line for EEPROM
WE
DDR2 SDRAM wirte enable
SA0-SA2
I
2
C serial address select for EEPROM
S0, S1
DIMM Rank Select Lines
V
DD
*
DDR2 SDRAM core power supply
CKE0,CKE1
DDR2 SDRAM clock enable lines
V
DDQ
*
DDR2 SDRAM I/O Driver power supply
ODT0, ODT1
On-die termination control lines
V
REF
DDR2 SDRAM I/O reference supply
DQ0 - DQ63
DIMM memory data bus
V
SS
Power supply return (ground)
CB0 - CB7
DIMM ECC check bits
V
DD
SPD
Serial EEPROM positive power supply
DQS0 - DQS8
DDR2 SDRAM data strobes
NC
Spare Pins(no connect)
DM(0-8)
DDR2 SDRAM data masks
RESET
Not used on UDIMM
DQS0-DQS8
DDR2 SDRAM differential data strobes
TEST
Used by memory bus analysis tools (unused on memory
DIMMs)