- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370826 > M2V28S40TP (Mitsubishi Electric Corporation) 128M Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號： | M2V28S40TP |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 128M Synchronous DRAM |
| 中文描述： | 128M的同步DRAM |
| 文件頁數(shù)： | 24/52頁 |
| 文件大?。?/td> | 639K |
| 代理商： | M2V28S40TP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
M2V28S20TP-6,-7,-8
M2V28S30TP-6,-7,-7L,-8,-8L
M2V28S40TP-7,-7L,-8,-8L
Jun. '99
MITSUBISHI LSIs
SDRAM (Rev. 1.0E)
128M Synchronous DRAM
(4-BANK x 8,388,608-WORD x 4-BIT)
(4-BANK x 4,194,304-WORD x 8-BIT)
(4-BANK x 2,097,152-WORD x 16-BIT)
24
[ Write Interrupted by Precharge ]
Burst write operation can be interrupted by precharge of
the same bank
. Random column
access is allowed. Write recovery time (tWR) is required from the last data to PRE command.
Write Interrupted by Precharge (BL=4)
CLK
Command
A0-9
A10
BA0,1
DQ
DQM
A11
Write
Yi
0
00
PRE
0
00
ACT
Xb
Xb
00
tWR
tRP
Xb
Dai0
Dai1
Dai2
相關PDF資料 |
PDF描述 |
|---|---|
| M2V28S40TP-7L | 128M Synchronous DRAM |
| M2V28S40TP-8 | CA-BAYONET |
| M2V28S40TP-8L | 128M Synchronous DRAM |
| M2V28S20ATP | 128M Synchronous DRAM |
| M2V28S30TP-7L | 128M Synchronous DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M2V28S40TP-6 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-7 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-7L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-8 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-8L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。