- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4574 > LFECP15E-4FN484I (Lattice Semiconductor Corporation)IC FPGA 15.3KLUTS 484FPBGA PDF資料下載
參數(shù)資料
| 型號： | LFECP15E-4FN484I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 110/163頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 15.3KLUTS 484FPBGA |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | ECP |
| 邏輯元件/單元數(shù)： | 15400 |
| RAM 位總計(jì)： | 358400 |
| 輸入/輸出數(shù)： | 352 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 484-BBGA |
| 供應(yīng)商設(shè)備封裝： | 484-FPBGA（23x23） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁當(dāng)前第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁
3-14
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
LatticeECP/EC External Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
Device
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
General I/O Pin Parameters (Using Primary Clock without PLL)1
tCO
7
Clock to Output - PIO Output
Register
LFEC1
—
5.09
—
6.11
—
7.13
ns
LFEC3
—
5.71
—
6.85
—
7.99
ns
LFEC6
—
5.60
—
6.72
—
7.84
ns
LFEC10
—
5.47
—
6.57
—
7.66
ns
LFEC15
—
5.67
—
6.81
—
7.94
ns
LFEC20
—
5.89
—
7.07
—
8.25
ns
LFEC33
—
6.19
—
7.42
—
8.66
ns
tSU
7
Clock to Data Setup - PIO Input
Register
LFEC1
-0.08
—
-0.10
—
-0.12
—
ns
LFEC3
-0.70
—
-0.84
—
-0.98
—
ns
LFEC6
-0.63
—
-0.76
—
-0.89
—
ns
LFEC10
-0.43
—
-0.52
—
-0.61
—
ns
LFEC15
-0.70
—
-0.84
—
-0.98
—
ns
LFEC20
-0.88
—
-1.06
—
-1.24
—
ns
LFEC33
-1.12
—
-1.34
—
-1.56
—
ns
tH
7
Clock to Data Hold - PIO Input
Register
LFEC1
2.19
—
2.62
—
3.06
—
ns
LFEC3
2.80
—
3.36
—
3.92
—
ns
LFEC6
2.69
—
3.23
—
3.77
—
ns
LFEC10
2.56
—
3.08
—
3.59
—
ns
LFEC15
2.76
—
3.32
—
3.87
—
ns
LFEC20
2.99
—
3.58
—
4.18
—
ns
LFEC33
3.28
—
3.93
—
4.59
—
ns
tSU_DEL
7
Clock to Data Setup - PIO Input
Register with Data Input Delay
LFEC1
3.36
—
4.03
—
4.70
—
ns
LFEC3
2.74
—
3.29
—
3.84
—
ns
LFEC6
2.81
—
3.37
—
3.93
—
ns
LFEC10
3.01
—
3.61
—
4.21
—
ns
LFEC15
2.74
—
3.29
—
3.83
—
ns
LFEC20
2.56
—
3.07
—
3.58
—
ns
LFEC33
2.32
—
2.79
—
3.25
—
ns
tH_DEL
7
Clock to Data Hold - PIO Input
Register with Input Data Delay
LFEC1
-1.31
—
-1.57
—
-1.83
—
ns
LFEC3
-0.70
—
-0.83
—
-0.97
—
ns
LFEC6
-0.80
—
-0.96
—
-1.12
—
ns
LFEC10
-0.93
—
-1.12
—
-1.30
—
ns
LFEC15
-0.73
—
-0.88
—
-1.02
—
ns
LFEC20
-0.51
—
-0.61
—
-0.71
—
ns
LFEC33
-0.22
—
-0.26
—
-0.30
—
ns
fMAX_IO
2
Clock Frequency of I/O and PFU
Register
All
—
420
—
378
—
340
Mhz
DDR I/O Pin Parameters3, 4, 5
tDVADQ
Data Valid After DQS (DDR Read)
All
—
0.19
—
0.19
—
0.19
UI
tDVEDQ
Data Hold After DQS (DDR Read)
All
0.67
—
0.67
—
0.67
—
UI
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LT3071IUFD#PBF | IC REG LDO ADJ 5A 28QFN |
| MIC5320-SKYMT TR | IC REG LDO 3.3V/2.6V .15A 6-TMLF |
| EMC49DRYI-S13 | CONN EDGECARD 98POS .100 EXTEND |
| MAX4838EXT+T | IC CTLR OVP 7.4V SC70-6 |
| MAX4838AEXT+T | IC CTLR OVP 7.4V SC70-6 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFECP15E-4FN672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFECP15E-4FN672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFECP15E-4Q208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFECP15E-4Q208I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFECP15E-4QN208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。