參數(shù)資料
型號: LFEC3E-3TN144I
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 110/163頁
文件大?。?/td> 0K
描述: IC FPGA 3.1KLUTS 97I/O 144-TQFP
標(biāo)準(zhǔn)包裝: 60
系列: EC
邏輯元件/單元數(shù): 3100
RAM 位總計: 56320
輸入/輸出數(shù): 97
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 144-LQFP
供應(yīng)商設(shè)備封裝: 144-TQFP(20x20)
其它名稱: 220-1776
LFEC3E-3TN144I-ND
3-14
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
LatticeECP/EC External Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
Device
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
General I/O Pin Parameters (Using Primary Clock without PLL)1
tCO
7
Clock to Output - PIO Output
Register
LFEC1
5.09
6.11
7.13
ns
LFEC3
5.71
6.85
7.99
ns
LFEC6
5.60
6.72
7.84
ns
LFEC10
5.47
6.57
7.66
ns
LFEC15
5.67
6.81
7.94
ns
LFEC20
5.89
7.07
8.25
ns
LFEC33
6.19
7.42
8.66
ns
tSU
7
Clock to Data Setup - PIO Input
Register
LFEC1
-0.08
-0.10
-0.12
ns
LFEC3
-0.70
-0.84
-0.98
ns
LFEC6
-0.63
-0.76
-0.89
ns
LFEC10
-0.43
-0.52
-0.61
ns
LFEC15
-0.70
-0.84
-0.98
ns
LFEC20
-0.88
-1.06
-1.24
ns
LFEC33
-1.12
-1.34
-1.56
ns
tH
7
Clock to Data Hold - PIO Input
Register
LFEC1
2.19
2.62
3.06
ns
LFEC3
2.80
3.36
3.92
ns
LFEC6
2.69
3.23
3.77
ns
LFEC10
2.56
3.08
3.59
ns
LFEC15
2.76
3.32
3.87
ns
LFEC20
2.99
3.58
4.18
ns
LFEC33
3.28
3.93
4.59
ns
tSU_DEL
7
Clock to Data Setup - PIO Input
Register with Data Input Delay
LFEC1
3.36
4.03
4.70
ns
LFEC3
2.74
3.29
3.84
ns
LFEC6
2.81
3.37
3.93
ns
LFEC10
3.01
3.61
4.21
ns
LFEC15
2.74
3.29
3.83
ns
LFEC20
2.56
3.07
3.58
ns
LFEC33
2.32
2.79
3.25
ns
tH_DEL
7
Clock to Data Hold - PIO Input
Register with Input Data Delay
LFEC1
-1.31
-1.57
-1.83
ns
LFEC3
-0.70
-0.83
-0.97
ns
LFEC6
-0.80
-0.96
-1.12
ns
LFEC10
-0.93
-1.12
-1.30
ns
LFEC15
-0.73
-0.88
-1.02
ns
LFEC20
-0.51
-0.61
-0.71
ns
LFEC33
-0.22
-0.26
-0.30
ns
fMAX_IO
2
Clock Frequency of I/O and PFU
Register
All
420
378
340
Mhz
DDR I/O Pin Parameters3, 4, 5
tDVADQ
Data Valid After DQS (DDR Read)
All
0.19
0.19
0.19
UI
tDVEDQ
Data Hold After DQS (DDR Read)
All
0.67
0.67
0.67
UI
相關(guān)PDF資料
PDF描述
ECM06DSEF-S243 CONN EDGECARD 12POS .156 EYELET
TAP686M016SRW CAP TANT 68UF 16V 20% RADIAL
V24B3V3T150BF2 CONVERTER MOD DC/DC 3.3V 150W
EEM24DTBN-S189 CONN EDGECARD 48POS R/A .156 SLD
EEM24DTBH-S189 CONN EDGECARD 48POS R/A .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFEC3E-4F256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC3E-4F256CES 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 160 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC3E-4F256I 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs 1.2V -4 Sp d I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC3E-4F256IES 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 160 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC3E-4F484C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet