
No. 5964-8/13
LC75750E, 75750W
Correspondence between Display Data (D1 to D264) and Segment Output Pins
Segment
output pins
G1
G2
G3
S1
D1
D89
D177
S2
D2
D90
D178
S3
D3
D91
D179
S4
D4
D92
D180
S5
D5
D93
D181
S6
D6
D94
D182
S7
D7
D95
D183
S8
D8
D96
D184
S9
D9
D97
D185
S10
D10
D98
D186
S11
D11
D99
D187
S12
D12
D100
D188
S13
D13
D101
D189
S14
D14
D102
D190
S15
D15
D103
D191
S16
D16
D104
D192
S17
D17
D105
D193
S18
D18
D106
D194
S19
D19
D107
D195
S20
D20
D108
D196
S21
D21
D109
D197
S22
D22
D110
D198
S23
D23
D111
D199
S24
D24
D112
D200
S25
D25
D113
D201
S26
D26
D114
D202
S27
D27
D115
D203
S28
D28
D116
D204
S29
D29
D117
D205
S30
D30
D118
D206
Segment
output pins
G1
G2
G3
S31
D31
D119
D207
S32
D32
D120
D208
S33
D33
D121
D209
S34
D34
D122
D210
S35
D35
D123
D211
S36
D36
D124
D212
S37
D37
D125
D213
S38
D38
D126
D214
S39
D39
D127
D215
S40
D40
D128
D216
S41
D41
D129
D217
S42
D42
D130
D218
S43
D43
D131
D219
S44
D44
D132
D220
S45
D45
D133
D221
S46
D46
D134
D222
S47
D47
D135
D223
S48
D48
D136
D224
S49
D49
D137
D225
S50
D50
D138
D226
S51
D51
D139
D227
S52
D52
D140
D228
S53
D53
D141
D229
S54
D54
D142
D230
S55
D55
D143
D231
S56
D56
D144
D232
S57
D57
D145
D233
S58
D58
D146
D234
S59
D59
D147
D235
S60
D60
D148
D236
Segment
output pins
G1
G2
G3
S61
D61
D149
D237
S62
D62
D150
D238
S63
D63
D151
D239
S64
D64
D152
D240
S65
D65
D153
D241
S66
D66
D154
D242
S67
D67
D155
D243
S68
D68
D156
D244
S69
D69
D157
D245
S70
D70
D158
D246
S71
D71
D159
D247
S72
D72
D160
D248
S73
D73
D161
D249
S74
D74
D162
D250
S75
D75
D163
D251
S76
D76
D164
D252
S77
D77
D165
D253
S78
D78
D166
D254
S79
D79
D167
D255
S80
D80
D168
D256
S81
D81
D169
D257
S82
D82
D170
D258
S83
D83
D171
D259
S84
D84
D172
D260
S85
D85
D173
D261
S86
D86
D174
D262
S87
D87
D175
D263
S88
D88
D176
D264
Example : Segment output pin S11 is controlled as follows :
Display data
Segment output pin S11 state
D11
D99
D187
0
0
0
The segments corresponding to the G1, G2, and G3 digit output pins are off
0
0
1
The segments corresponding to the G3 digit output pin are on
0
1
0
The segments corresponding to the G2 digit output pin are on
0
1
1
The segments corresponding to the G2 and G3 digit output pins are on
1
0
0
The segments corresponding to the G1 digit output pin are on
1
0
1
The segments corresponding to the G1 and G3 digit output pins are on
1
1
0
The segments corresponding to the G1 and G2 digit output pins are on
1
1
1
The segments corresponding to the G1, G2, and G3 digit output pins are on