- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358753 > LC35256DM (Sanyo Electric Co.,Ltd.) Dual Control Pins: OE and CE 256K (32768-word X 8-bit) SRAM PDF資料下載
參數(shù)資料
| 型號： | LC35256DM |
| 廠商： | Sanyo Electric Co.,Ltd. |
| 英文描述： | Dual Control Pins: OE and CE 256K (32768-word X 8-bit) SRAM |
| 中文描述： | 雙控制引腳：OE和行政長官256K（32768字× 8位）的SRAM |
| 文件頁數(shù)： | 2/7頁 |
| 文件大?。?/td> | 60K |
| 代理商： | LC35256DM |
Pin Assignment (Top view)
No. 6302-2/7
LC35256FM, FT-55U/70U
OE
A11
A9
A8
A13
WE
VCC
A14
A12
A7
A6
A5
A4
A3
22
23
24
25
26
27
28
1
2
3
4
5
6
7
21
20
19
18
17
16
15
14
13
12
11
10
9
8
A10
CE
I/O8
I/O7
I/O6
I/O5
I/O4
GND
I/O3
I/O2
I/O1
A0
A1
A2
TSOP28
LC35256FT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
A14
VCC
WE
A13
A8
A9
A11
OE
A10
CE
I/O8
I/O7
I/O6
I/O5
I/O4
A12
A7
A6
A5
A4
A3
A2
A1
A0
I/O1
I/O2
I/O3
GND
LC35256FM
SOP28D
Block Diagram
A6
A7
A8
A9
A10
A11
A12
A13
A14
VCC
GND
I/O1
I/O8
CE
WE
OE
A0A1A2A3A4A5
A
R
Memory cell array
512
×
512
Column I/O
circuit
Column decoder
Address buffer
Output
data
buffer
I
I
c
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LC3564BM-10 | 64K SRAM with OE, CE1, and CE2 Control Pins(64K帶OE，CE1和CE2控制引腳的靜態(tài)RAM) |
| LC3564BT | 64K (8192-word ⅴ 8-bit) SRAM with OE, CE1, and CE2 Control Pins |
| LC3564B | 64K (8192-word ⅴ 8-bit) SRAM with OE, CE1, and CE2 Control Pins |
| LC3564BM | 64K (8192-word ⅴ 8-bit) SRAM with OE, CE1, and CE2 Control Pins |
| LC3564BS | 64K (8192-word ⅴ 8-bit) SRAM with OE, CE1, and CE2 Control Pins |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC35256DM-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| LC35256DM-70 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
| LC35256DT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| LC35256DT-10 | 制造商:SANYO 制造商全稱:Sanyo Semicon Device 功能描述:Dual Control Pins: OE and CE 256K (32768-word X 8-bit) SRAM |
| LC35256DT-70 | 制造商:SANYO 制造商全稱:Sanyo Semicon Device 功能描述:Dual Control Pins: OE and CE 256K (32768-word X 8-bit) SRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。