Specifications ispLSI 2064/A USE ispLSI 2064E FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions
參數(shù)資料
型號(hào): ISPLSI 2064A-80LJN84I
廠商: Lattice Semiconductor Corporation
文件頁(yè)數(shù): 10/14頁(yè)
文件大?。?/td> 0K
描述: IC PLD ISP 64I/O 15NS 84PLCC
標(biāo)準(zhǔn)包裝: 15
系列: ispLSI® 2000A
可編程類(lèi)型: 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1): 15.0ns
電壓電源 - 內(nèi)部: 4.5 V ~ 5.5 V
邏輯元件/邏輯塊數(shù)目: 16
宏單元數(shù): 64
門(mén)數(shù): 2000
輸入/輸出數(shù): 64
工作溫度: -40°C ~ 85°C
安裝類(lèi)型: 表面貼裝
封裝/外殼: 84-LCC(J 形引線)
供應(yīng)商設(shè)備封裝: 84-PLCC(29.31x29.31)
包裝: 管件
其它名稱(chēng): ISPLSI2064A-80LJN84I
5
Specifications ispLSI 2064/A
USE
ispLSI
2064E
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-100
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use the GRP, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2 - 0030B/2064-130
1
4
3
1
tsu2 + tco1
(
)
-80
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
A
1
Data Propagation Delay, 4PT Bypass, ORP Bypass
10.0
15.0
ns
tpd2
A
2
Data Propagation Delay
ns
fmax
A
3
Clock Frequency with Internal Feedback
100
81.0
MHz
fmax (Ext.)
4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
5
Clock Frequency, Max. Toggle
MHz
tsu1
6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
0.0
ns
tsu2
9
GLB Reg. Setup Time before Clock
8.0
ns
tco2
10
GLB Reg. Clock to Output Delay
ns
th2
11
GLB Reg. Hold Time after Clock
0.0
ns
tr1
A
12
Ext. Reset Pin to Output Delay
ns
trw1
13
Ext. Reset Pulse Duration
6.5
ns
tptoeen
B
14
Product Term OE, Enable
ns
tptoedis
C
15
Product Term OE, Disable
ns
tgoeen
B
16
Global OE, Enable
ns
tgoedis
C
17
Global OE, Disable
ns
twh
18
External Synchronous Clock Pulse Duration, High
4.5
ns
twl
19
External Synchronous Clock Pulse Duration, Low
4.5
ns
77.0
111
6.5
5.0
6.0
13.5
15.0
9.0
13.0
57.0
100
9.0
0.0
11.0
0.0
10.0
5.0
18.5
6.5
8.0
17.0
18.0
12.0
-125
MIN.
7.5
125
0.0
6.0
0.0
5.0
4.0
4.0
100
125
5.0
4.0
4.5
10.0
12.0
7.0
10.0
MAX.
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
RBC15DRTS CONN EDGECARD 30POS DIP .100 SLD
VE-B7X-CY-F3 CONVERTER MOD DC/DC 5.2V 50W
TAP224M050CRW CAP TANT 0.22UF 50V 20% RADIAL
VE-B7X-CY-F2 CONVERTER MOD DC/DC 5.2V 50W
RMM40DRSI CONN EDGECARD 80POS DIP .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI2064A-80LJN84I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2064A-80LT100 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2064A-80LT100I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2064A-80LTN100 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2064A-80LTN100I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100