Specifications ispLSI 1048C 8 GLB Reg Delay I/O Pin (Output) ORP Delay Feedback 4 PT Bypass 20 PT XOR Delays Control PTs GRP Loading Delay Inpu" />
參數資料
型號： ISPLSI 1048C-50LQI
廠商： Lattice Semiconductor Corporation
文件頁數： 15/15頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 22NS 128PQFP
標準包裝： 24
系列： ispLSI® 1000
可編程類型： 系統內可編程
最大延遲時間 tpd(1)： 24.0ns
電壓電源 - 內部： 4.5 V ~ 5.5 V
邏輯元件/邏輯塊數目： 48
門數： 8000
輸入/輸出數： 96
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 128-BQFP
供應商設備封裝： 128-PQFP（28x28）
包裝： 托盤
其它名稱： ISPLSI1048C-50LQI
Specifications ispLSI 1048C
8
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
Feedback
4 PT Bypass
20 PT
XOR Delays
Control
PTs
GRP
Loading
Delay
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP 4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#25 - 29
#32
#36
#37, 38, 39
#55, 56,
57, 58
#45, 46,
47
#54
#48
#49
Reset
Ded. In
#30
#24
RST
#59
#40
#41, 42,
43, 44
#51, 52
#50
GOE0, 1
0491A/48
#53
#31, 33,
34, 35
Derivations of
tsu, th and tco from the Product Term Clock1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
=
(#24 + #32 + #38) + (#41) - (#24 + #32 + #47)
5.9 ns = (3.1 + 4.9 + 5.5) + (2.9) - (3.1 + 4.9 + 2.5)
th
= Clock (max) + Reg h - Logic
=
(tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#24 + #32 + #47) + (#42) - (#24 + #32 + #38 )
5.8 ns = (3.1 + 4.9 + 6.0) + (5.3) - (3.1 + 4.9 + 5.5)
tco
= Clock (max) + Reg co + Output
=
(tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
=
(#24 + #32 + #47) + (#43) + (#48 + #50)
20.1 ns = (3.1 + 4.9 +6.0) + (1.5) + (2.5 + 2.1)
Derivations of
tsu, th and tco from the Clock GLB1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
=
(#24 + #32 + #38) + (#41) - (#54 + #43 + #56)
7.6 ns = (3.1 + 4.9 + 5.5) + (2.9) - (5.4 + 1.5 + 1.9)
th
= Clock (max) + Reg h - Logic
=
(tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#54 + #43 + #56) + (#42) - (#24 + #32 + #38)
4.2 ns = (5.4 + 1.5 + 5.5) + (5.3) - (3.1 + 4.9 + 5.5)
tco
= Clock (max) + Reg co + Output
=
(tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
=
(#54 + #43 + #56) + (#43) + (#48 + #50)
18.5 ns = (5.4 + 1.5 + 5.5) + (1.5) + (2.5 + 2.1)
1. Calculations are based upon timing specifications for the ispLSI 1048C-70
Table 2- 0042-48C
ALL
DEVICES
DISCONTINUED
相關PDF資料
PDF描述
ISPLSI 1048E-125LTN IC PLD ISP 96I/O 7.5NS 128TQFP
ISPLSI 1048EA-170LT128 IC PLD ISP 96I/O 5NS 128TQFP
ISPLSI 2032A-180LJN44 IC PLD ISP 32I/O 5NS 44PLCC
ISPLSI 2032E-225LJ44 IC PLD ISP 32I/O 3.5NS 44PLCC
ISPLSI 2032VE-180LTN44I IC PLD ISP 32I/O 5NS 44TQFP
相關代理商/技術參數
參數描述
ispLSI1048C-50LQI 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI1048C-70LQ 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048E_06 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048E100LQ 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*