- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19785 > ISPLSI 1016EA-200LT44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 200MHZ 44TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1016EA-200LT44 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 11/13頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 32I/O 200MHZ 44TQFP |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | ispLSI® 1000EA |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 4.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 門數(shù)： | 2000 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-TQFP |
| 供應(yīng)商設(shè)備封裝： | 44-TQFP（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1016EA-200LT44 |
7
Specifications ispLSI 1016EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1016EA
v.2.6
Inputs
UNITS
DESCRIPTION
#
2
PARAM.
22 I/O Register Bypass
ns
tiolat
23 I/O Latch Delay
ns
GLB
t1ptxor
35 1 ProductTerm/XOR Path Delay
ns
t20ptxor 36 20 Product Term/XOR Path Delay
ns
txoradj
37 XOR Adjacent Path Delay
ns
tgbp
38 GLB Register Bypass Delay
ns
tgsu
39 GLB Register Setup Time before Clock
ns
tgh
40 GLB Register Hold Time after Clock
ns
tgco
41 GLB Register Clock to Output Delay
ns
3
tgro
42 GLB Register Reset to Output Delay
ns
tptre
43 GLB Product Term Reset to Register Delay
ns
tptoe
44 GLB Product Term Output Enable to I/O Cell Delay
ns
tptck
45 GLB Product Term Clock Delay
ns
ORP
GRP
t4ptbpc 33 4 ProductTerm Bypass Path Delay (Combinatorial)
ns
t4ptbpr
34 4 Product Term Bypass Path Delay (Registered)
ns
torp
47 ORP Delay
ns
torpbp
48 ORP Bypass Delay
ns
tiosu
24 I/O Register Setup Time before Clock
ns
tioh
25 I/O Register Hold Time after Clock
ns
tioco
26 I/O Register Clock to Out Delay
ns
tior
27 I/O Register Reset to Out Delay
ns
tdin
28 Dedicated Input Delay
ns
tgrp16
32 GRP Delay, 16 GLB Loads
ns
tgrp8
31 GRP Delay, 8 GLB Loads
ns
tgrp4
30 GRP Delay, 4 GLB Loads
ns
tgrp1
29 GRP Delay, 1 GLB Load
ns
tgfb
46 GLB Feedback Delay
ns
MIN. MAX.
-200
–
0.2
1.0
1.5
–
3.0
0.0
–
0.3
4.0
1.9
0.6
1.4
3.8
2.5
2.1
1.7
1.8
–
2.5
0.8
0.1
–
4.0
1.1
2.1
1.7
1.5
1.3
–
0.0
-100
MIN.
MAX.
-125
–
1.4
4.0
3.5
–
3.4
0.0
–
0.3
4.0
3.6
1.2
1.4
4.9
3.8
5.7
3.4
3.1
–
3.9
1.3
0.2
–
4.6
1.9
2.5
2.1
1.9
1.7
–
0.3
3.5
2.8
–
3.0
0.0
–
0.4
4.0
4.3
2.1
1.7
5.0
4.5
7.2
4.9
–
4.7
–
0.3
–
0.3
1.4
0.4
–
5.0
2.2
2.9
2.5
2.3
2.1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TAP684K050CRW | CAP TANT 0.68UF 50V 10% RADIAL |
| MIC2954-02YZ | IC REG LDO 5V .25A TO92 |
| TAP475K016CRW | CAP TANT 4.7UF 16V 10% RADIAL |
| MIC2950-05YZ | IC REG LDO 5V .15A TO92 |
| TAP475K016CCS | CAP TANT 4.7UF 16V 10% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1016EA-200LT44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1024-50LJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ISPLSI1024-60LH/883 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1024-60LJ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1024-60LJI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。