- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22075 > ISPLSI 1016EA-125LT44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 125MHZ 44TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1016EA-125LT44 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 12/13頁 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 32I/O 125MHZ 44TQFP |
| 標準包裝： | 160 |
| 系列： | ispLSI® 1000EA |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 門數(shù)： | 2000 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-TQFP |
| 供應商設備封裝： | 44-TQFP（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1016EA-125LT44 |
8
Specifications ispLSI 1016EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
Internal Timing Parameters1
tob
1. Internal Timing Parameters are not tested and are for reference only.
Table 2-0037A/1016EA
v.2.6
Outputs
UNITS
DESCRIPTION
#
PARAM.
49 Output Buffer Delay
ns
toen
51 I/O Cell OE to Output Enabled
ns
tgy0
54 Clock Delay, Y0 to Global GLB Clock Line (Ref. clk)
ns
Global Reset
Clocks
tgr
59 Global Reset to GLB and I/O Registers
ns
todis
52 I/O Cell OE to Output Disabled
ns
tgy1
55 Clock Delay, Y1 to Global GLB Clock Line
ns
tgcp
56 Clock Delay, Clock GLB to Global GLB Clock Line
ns
tioy1
57 Clock Delay, Y1 to I/O Cell Global Clock Line
ns
tiocp
58 Clock Delay, Clock GLB to I/O Cell Global Clock Line
ns
tgoe
53 Global OE
ns
tsl
50 Output Buffer Delay, Slew Limited Adder
ns
MIN. MAX.
-200
—
0.9
—
0.9
0.8
0.0
0.8
—
0.9
3.1
0.9
0.0
3.1
0.9
1.8
0.0
1.4
5.0
MIN.
MAX.
-125
—
1.1
—
0.9
0.8
0.0
0.8
—
2.0
5.1
1.9
5.1
1.5
1.8
0.0
2.8
3.9
5.0
5.1
—
1.9
—
1.5
0.8
0.0
0.8
—
1.7
4.0
1.1
4.0
0.9
1.8
0.0
2.8
3.0
5.0
2.1
相關PDF資料 |
PDF描述 |
|---|---|
| RW2-2405S | CONV DC/DC 2W 18-36VIN 05VOUT |
| GRM3195C1H562JA01D | CAP CER 5600PF 50V 5% NP0 1206 |
| ISPLSI 1016-60LJI | IC PLD ISP 32I/O 20NS 44PLCC |
| GMM43DSEH-S13 | CONN EDGECARD 86POS .156 EXTEND |
| ISL61852LIRZ | IC USB PWR CTRLR DUAL 8DFN |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1016EA-125LT44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-200LJ44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-200LT44 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1024-50LJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ISPLSI1024-60LH/883 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復。