- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9982 > IDT72V845L15PF (IDT, Integrated Device Technology Inc)IC FIFO SYNC 4096X18 128QFP PDF資料下載
參數(shù)資料
| 型號： | IDT72V845L15PF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 6/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FIFO SYNC 4096X18 128QFP |
| 標(biāo)準(zhǔn)包裝： | 72 |
| 系列： | 72V |
| 功能： | 異步，同步 |
| 存儲容量： | 72K（4K x 18） |
| 數(shù)據(jù)速率： | 67MHz |
| 訪問時間： | 15ns |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 128-TQFP（14x20） |
| 包裝： | 托盤 |
| 其它名稱： | 72V845L15PF |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
14
IDT72V805/72V815/72V825/72V835/72V845
3.3 V CMOS DUAL SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 4,096 x 18
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
FEBRUARY 11, 2009
WCLK
D0 - D17
WEN
RCLK
EF
Q0 - Q17
OE
tDS
tENS
tA
tSKEW1
DATA WRITE 1
DATA READ
tENH
tREF
tDS
tENS
DATA WRITE 2
tENH
tREF
REN
DATA IN OUTPUT REGISTER
tFRL
(1)
LOW
4295 drw 10
tREF
tSKEW1
tFRL
(1)
NOTES:
1. When tSKEW1 minimum specification, tFRL (maximum) = tCLK + tSKEW1. When tSKEW1 < minimum specification, tFRL (maximum) = either 2 * tCLK + tSKEW1, or tCLK + tSKEW1. The
Latency Timing apply only at the Empty Boundary (
EF = LOW).
2. Select this mode by setting (
FL, RXI, WXI) = (0,0,0), (0,1,1), (1,0,0) or (1,1,1) during Reset.
NOTES:
1. tSKEW1 is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that
FF will go HIGH during the current clock cycle. If the time between the rising edge
of RCLK and the rising edge of WCLK is less than tSKEW1, then
FF may not change state until the next WCLK edge.
2. Select this mode by setting (
FL, RXI, WXI) = (0,0,0), (0,1,1), (1,0,0) or (1,1,1) during Reset.
DATA READ
WCLK
D0 - D17
WEN
RCLK
FF
Q0 - Q17
t A
t WFF
DATA WRITE
REN
t WFF
t ENH
t ENS
t DS
t WFF
t DS
DATA
WRITE
NEXT DATA READ
t A
NO WRITE
DATA IN OUTPUT REGISTER
OE
LOW
tSKEW1
(1)
tSKEW1(1)
t ENH
t ENS
4295 drw 09
Figure 9. Single Register-Buffered Full Flag Timing (IDT Standard Mode)
Figure 10. Single Register-Buffered Empty Flag Timing (IDT Standard Mode)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72845LB15PF | IC FIFO SYNC DL 4096X18 128TQFP |
| IDT5V5206DCGI8 | TXRX 1CH M-LVDS TO LVTTL 8-SOIC |
| IDT72805LB25BG8 | IC FIFO SYNC DUAL 256X18 121BGA |
| MS3101F20-3S | CONN RCPT 3POS FREE HNG W/SCKT |
| VI-B60-MY | CONVERTER MOD DC/DC 5V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V845L15PF8 | 功能描述:IC FIFO SYNC 4096X18 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V845L15PFGI | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 4096X18 128QFP |
| IDT72V845L15PFGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 4096X18 128QFP |
| IDT72V845L15PFI | 功能描述:IC FIFO SYNC 4096X18 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:74ABT 功能:同步，雙端口 存儲容量:4.6K（64 x 36 x2） 數(shù)據(jù)速率:67MHz 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:120-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:120-HLQFP（14x14） 包裝:托盤 產(chǎn)品目錄頁面:1005 (CN2011-ZH PDF) 其它名稱:296-3984 |
| IDT72V845L15PFI8 | 功能描述:IC FIFO SYNC 4096X18 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。