- 您現(xiàn)在的位置：買賣IC網 > PDF目錄10024 > IDT72V825L15PF8 (IDT, Integrated Device Technology Inc)IC SYNCFIFO 1024X18X2 128-TQFP PDF資料下載
參數(shù)資料
| 型號： | IDT72V825L15PF8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 15/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SYNCFIFO 1024X18X2 128-TQFP |
| 標準包裝： | 1,000 |
| 系列： | 72V |
| 功能： | 異步，同步 |
| 存儲容量： | 18.4K（1K x 18） |
| 數(shù)據速率： | 67MHz |
| 訪問時間： | 15ns |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應商設備封裝： | 128-TQFP（14x20） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 72V825L15PF8 |
22
IDT72V805/72V815/72V825/72V835/72V845
3.3 V CMOS DUAL SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 4,096 x 18
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
FEBRUARY 11, 2009
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH after one RCLK cycle plus tREF. If the time between the rising
edge of WCLK and the rising edge of RCLK is less than tSKEW1. then the
EF deassertion may be delayed an extra RCLK cycle.
2.
LD = HIGH
3. Select this mode by setting (
FL, RXI, WXI) = (0,1,0) or (1,1,0) during Reset.
Figure 26. Read Cycle Timing with Double Register-Buffered
EF
EF (IDT Standard Timing)
NO OPERATION
RCLK
REN
EF
tCLKL
tENH
tREF
LAST WORD
tA
tOLZ
tOE
Q0 - Q17
OE
WCLK
(1)
WEN
4295 drw 26
D0 - D17
tENS
tENH
tDS
FIRST WORD
tOHZ
12
tCLK
tCLKH
tREF
tSKEW1
tDH
W1
W2
W4
W[n +2]
W[n+3]
WCLK
WEN
D0
- D17
RCLK
tDH
tDS
tSKEW1
REN
Q0
- Q17
tDS
tA
tREF
OR
W1
DATA IN OUTPUT REGISTER
(1)
W3
1
2
3
tENH
tREF
4295 drw 27
tENS
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge for
OR to go HIGH during the current cycle. If the time between the rising edge of WLCK and the
rising edge of RCLK is less than tSKEW1, then the
OR deassertion may be delayed one extra RCLK cycle.
2.
LD = HIGH, OE = LOW
3. Select this mode by setting (
FL, RXI, WXI) = (0,0,1) or (1,0,1) during Reset.
Figure 27.
OR
OR Flag Timing and First Word Fall Through when FIFO is Empty (FWFT mode)
相關PDF資料 |
PDF描述 |
|---|---|
| VI-JT2-MX-S | CONVERTER MOD DC/DC 15V 75W |
| VI-26D-MX-F4 | CONVERTER MOD DC/DC 85V 75W |
| D38999/24FD19SA | CONN RCPT 19POS JAM NUT W/SCKT |
| MS27499E12B3SA | CONN RCPT 3POS BOX MNT W/SCKT |
| VI-B64-MW-F3 | CONVERTER MOD DC/DC 48V 100W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V825L15PFI | 功能描述:IC SYNCFIFO 1024X18X2 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V825L15PFI8 | 功能描述:IC SYNCFIFO 1024X18X2 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V825L20PF | 功能描述:IC SYNCFIFO 1024X18X2 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V825L20PF8 | 功能描述:IC SYNCFIFO 1024X18X2 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V82L15PA | 功能描述:IC FIFO ASYNCH 1KX9 56TSSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
發(fā)布緊急采購，3分鐘左右您將得到回復。