- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2076 > IDT72825LB15BGG (IDT, Integrated Device Technology Inc)IC FIFO 1024X18 SYNC DL 128TQFP PDF資料下載
參數(shù)資料
| 型號： | IDT72825LB15BGG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 5/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FIFO 1024X18 SYNC DL 128TQFP |
| 標準包裝： | 63 |
| 系列： | 7200 |
| 功能： | 同步 |
| 存儲容量： | 18.4K（1K x 18） |
| 數(shù)據(jù)速率： | 67MHz |
| 訪問時間： | 15ns |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 121-BBGA |
| 供應商設備封裝： | 121-PBGA（15x15） |
| 包裝： | 托盤 |
13
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72805LB/72815LB/72825LB/72835LB/72845LB CMOS Dual SyncFIFOTM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
JANUARY 13, 2009
Figure 7. Read Cycle Timing with Single Register-Buffered EF (IDT Standard Mode)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH during the current clock cycle. If the time between the rising edge
of WCLK and the rising edge of RCLK is less than tSKEW1, then
EF may not change state until the next RCLK edge.
2. Select this mode by setting (
FL, RXI, WXI) = (0,0,0), (0,1,1), (1,0,0) or (1,1,1) during Reset.
Figure 8. First Data Word Latency with Single Register-Buffered EF (IDT Standard Mode)
NO OPERATION
RCLK
REN
EF
tCLK
tCLKH
tCLKL
tENS
tENH
tREF
VALID DATA
tA
tOLZ
tOE
tOHZ
Q0 - Q17
OE
WCLK
WEN
tSKEW1
(1)
3139 drw 07
WCLK
D0 - D17
WEN
RCLK
EF
Q0 - Q17
REN
tDS
tSKEW1
tENS
tREF
tA
0
12
3
D
DDD
01
DD
(first valid write)
tOE
tOLZ
OE
tA
tFRL
(1)
D4
tENS
3139 drw 08
NOTES:
1. When tSKEW1 minimum specification, tFRL (maximum) = tCLK + tSKEW1. When tSKEW1 < minimum specification, tFRL (maximum) = either 2*tCLK + tSKEW1 or tCLK + tSKEW1. The Latency Timing
applies only at the Empty Boundary (
EF = LOW).
2. The first word is available the cycle after
EF goes HIGH, always.
3. Select this mode by setting (
FL, RXI, WXI) = (0,0,0), (0,1,1), (1,0,0) or (1,1,1) during Reset.
相關PDF資料 |
PDF描述 |
|---|---|
| IDT72851L15TFI | IC FIFO SYNC DUAL 8192X9 64QFP |
| IDT7285L15PAI | IC FIFO 4096X18 15NS 56TSSOP |
| IDT728980PDG | IC DGTL SW 256X256 40-DIP |
| IDT728981JG | IC DGTL SWITCH ST-BUS 44-PLCC |
| IDT728985J | IC DGTL SW 256X256 44-PLCC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72825LB15PF | 功能描述:IC FIFO SYNC DL 1024X18 128TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72825LB15PF8 | 功能描述:IC FIFO SYNC DL 1024X18 128TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72825LB15PFGI | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC DL 1024X18 128TQFP |
| IDT72825LB15PFGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC DL 1024X18 128TQFP |
| IDT72825LB15PFI | 功能描述:IC FIFO SYNC DL 1024X18 128TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復。