參數(shù)資料
型號： IDT5T9820NLGI8
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 10/36頁
文件大?。?/td> 0K
描述： IC CLK DRIVER ZD PLL 68-VFQFPN
產(chǎn)品變化通告： Product Discontinuation 05/Jan/2011
標準包裝： 2,500
類型： PLL 時鐘驅動器
PLL： 帶旁路
輸入： eHSTL，HSTL，LVPECL，LVTTL
輸出： eHSTL，HSTL，LVTTL
電路數(shù)： 1
比率 - 輸入:輸出： 2:10
差分 - 輸入:輸出： 是/無
頻率 - 最大： 250MHz
除法器/乘法器： 是/無
電源電壓： 2.3 V ~ 2.7 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 68-VFQFN 裸露焊盤
供應商設備封裝： 68-VFQFPN（10x10）
包裝： 帶卷 (TR)
其它名稱： 5T9820NLGI8
18
INDUSTRIALTEMPERATURERANGE
IDT5T9820
EEPROM PROGRAMMABLE 2.5V ZERO DELAY PLL CLOCK DRIVER
AC ELECTRICAL CHARACTERISTICS OVER OPERATING RANGE
Alloutputsatthesameinterfacelevel
Symbol
Parameter
Min.
Typ.
Max
Unit
FNOM
VCO Frequency Range
see JTAG/I2C Serial Configurations: VCO Frequency Range table
tRPW
Reference Clock Pulse Width HIGH or LOW
1
—
ns
tFPW
Feedback Input Pulse Width HIGH or LOW
1
—
ns
tSK(B)
Output Matched Pair Skew(1,2,4)
——
50
ps
tSK(O)
Output Skew (Rise-Rise, Fall-Fall, Nominal)(1,3)
—
100
ps
tSK1(
ω)
MultipleFrequencySkew(Rise-Rise,Fall-Fall,Nominal-Divided,Divided-Divided)(1,3,4)
—
100
ps
tSK2(
ω)
MultipleFrequencySkew(Rise-Fall,Nominal-Divided,Divided-Divided)(1,3,4)
—
400
ps
tSK1(INV)
InvertingSkew(Nominal-Inverted)(1,3)
——
400
ps
tSK2(INV)
InvertingSkew(Rise-Rise,Fall-Fall,Rise-Fall,Inverted-Divided)(1,3,4)
—
400
ps
tSK(PR)
Process Skew(1,3.5)
——
300
ps
t(
φ)
REF Input to FB Static Phase Offset(6)
-100
—
100
ps
tODCV
Output Duty Cycle Variation from 50%(7)
HSTL / eHSTL / 1.8V LVTTL
-375
—
375
ps
2.5VLVTTL
-275
—
275
tORISE
OutputRiseTime(8)
HSTL / eHSTL / 1.8V LVTTL
—
1.2
ns
2.5VLVTTL
—
1
tOFALL
OutputFallTime(8)
HSTL / eHSTL / 1.8V LVTTL
—
1.2
ns
2.5VLVTTL
—
1
tL
Power-up PLL Lock Time(9)
——
4
ms
tL(
ω)
PLLLockTimeAfterInputFrequencyChange(9)
——
1
ms
tL(REFSEL1)
PLL Lock Time After Change in REF_SEL (9,11)
—
100
s
tL(REFSEL2)
PLL Lock Time After Change in REF_SEL (REF1 and REF0are different frequency)(9)
——
1
ms
tL(PD)
PLL Lock Time After Asserting PD Pin(9)
——
1
ms
tJIT(CC)
Cycle-to-CycleOutputJitter(peak-to-peak)(10)
—
50
75
ps
tJIT(PER)
PeriodJitter(peak-to-peak)(10)
——
75
ps
tJIT(HP)
Half Period Jitter (peak-to-peak, QFB/QFB only)(10,12)
—
125
ps
tJIT(DUTY)
DutyCycleJitter(peak-to-peak)(10)
——
100
ps
VOX
HSTLandeHSTLDifferentialTrueandComplementaryOutputCrossingVoltageLevel
VDDQN/2 - 150 VDDQN/2 VDDQN/2 + 150 mV
QFB/QFB only(12)
NOTES:
1. Skew is the time between the earliest and latest output transition among all outputs when all outputs are loaded with the specified load.
2. tSK(B) is the skew between a pair of outputs (nQ0 and nQ1) when all outputs are selected as the same class.
3. The measurement is made at VDDQN/2.
4. There are three classes of outputs: nominal (zero delay), inverted, and divided (divide-by-2 or divide-by-4 mode).
5. tSK(PR) is the output to corresponding output skew between any two devices operating under the same conditions (VDD and VDDQN, ambient temperature, air flow, etc.).
6. t(
φ) is measured with REF and FB the same type of input, the same rise and fall times. For 1.8V / 2.5V LVTTL input and output, the measurement is taken from VTHI on REF
to VTHI on FB. For HSTL / eHSTL input and output, the measurement is taken from the crosspoint of REF/REF to the crosspoint of FB/FB. All outputs are set to zero delay,
FB input divider set to divide-by-one, and Bit 60 = 1.
7. tODCV is measured with all outputs selected for zero delay.
8. Output rise and fall times are measured between 20% to 80% of the actual output voltage swing.
9. tL, tL(
ω), tL(REFSEL1), tL(REFSEL2), and tL(PD) are the times that are required before the synchronization is achieved. These specifications are valid only after VDD/VDDQN is stable and
within the normal operating limits. These parameters are measured from the application of a new signal at REF or FB, or after PD is (re)asserted until t(
φ) is within specified
limits.
10. The jitter parameters are measured with all outputs selected for zero delay, FB input divider is set to divide-by-one, and Bit 60 = 1.
11. Both REF inputs must be the same frequency, but up to ±180° out of phase.
12. For HSTL/eHSTL outputs only.
相關PDF資料
PDF描述
VI-21B-IV-S CONVERTER MOD DC/DC 95V 150W
VE-B2J-MX CONVERTER MOD DC/DC 36V 75W
MS27508E22F35AD CONN HSG RCPT 100POS BOX MT PIN
IDT5T9820NLGI IC CLK DRIVER ZD PLL 68-VFQFPN
MS27508E22F35AB CONN HSG RCPT 100POS BOX MT PIN
相關代理商/技術參數(shù)
參數(shù)描述
IDT5T9820NLI 功能描述:IC CLK DRIVER ZD PLL 68-VFQFPN RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT5T9820NLI8 功能描述:IC CLK DRIVER ZD PLL 68-VFQFPN RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT5T9821NLGI 功能描述:IC CLK DRIVER ZD PLL 68-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT5T9821NLGI8 功能描述:IC CLK DRIVER ZD PLL 68-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT5T9821NLI 功能描述:IC CLK DRIVER ZD PLL 68-VFQFPN RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*