- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄1998 > ICS8430S10BYI-02LF (IDT, Integrated Device Technology Inc)IC CLK GENERATOR PLL 48TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ICS8430S10BYI-02LF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁(yè)數(shù)： | 26/31頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GENERATOR PLL 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 類(lèi)型： | 時(shí)鐘/頻率發(fā)生器，扇出緩沖器（分配），多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | Cavium 處理器 |
| 輸入： | LVCMOS，LVDS，LVPECL，LVTTL，SSTL，晶體 |
| 輸出： | LVCMOS，LVDS，LVPECL，LVTTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:10 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 133.33MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 48-TQFP 裸露焊盤(pán) |
| 供應(yīng)商設(shè)備封裝： | 48-PTQFP-EP（7x7） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)
ICS8430S10BYI-02 REVISION C JANUARY 17, 2011
4
2011 Integrated Device Technology, Inc.
ICS8430S10I-02 Data Sheet
CLOCK GENERATOR FOR CAVIUM PROCESSORS
NOTE: Pullup and Pulldown refer to internal input resistors. See Table 2, Pin Characteristics, for typical values.
Table 2. Pin Characteristics
NOTE: VDDO_X denotes VDDO_B, VDDO_CD, VDDO_E and VDDO_REF.
37
VDDO_E
Power
Bank E output supply pin. 3.3 V or 2.5V supply.
38
QE
Output
Single-end Bank E output. LVCMOS/LVTTL interface levels.
40
nLVDS_SEL
Input
Pulldown
Selects between LVDS and LVPECL interface levels on differential output pair QA
and nQA. When LOW, LVDS interface levels are selected. When HIGH, LVPECL
is selected. See Table 3E.
41, 48
VDDO_REF
Power
Bank QREF output supply pins. 3.3 V or 2.5V supply.
43,
44,
45
QREF2,
QREF1,
QREF0
Output
Single-ended reference clock outputs. LVCMOS/LVTTL interface levels.
47
nOE_E
Input
Pulldown
Active LOW output enable for Bank E outputs. When logic HIGH, the outputs are in
high impedance (HI-Z). When logic LOW, the outputs are enabled.
LVCMOS/LVTTL interface levels.
Symbol
Parameter
Test Conditions
Minimum
Typical
Maximum
Units
CIN
Input Capacitance
2pF
CPD
Power Dissipation Capacitance
(per output)
VDD, VDDO_X = 3.465V
10
pF
VDD = 3.465V, VDDO_X = 2.625V
5
pF
RPULLUP
Input Pullup Resistor
51
k
RPULLDOWN Input Pulldown Resistor
51
k
ROUT
Output Impedance
QB[0:1], QC,
QD[0:1], QE
QREF[0:2]
VDDO_X = 3.465V
20
QB[0:1], QC,
QD[0:1], QE
QREF[0:2]
VDDO_X = 2.625V
25
Number
Name
Type
Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS84314AY-02LFT | IC SYNTHESIZER 700MHZ 32-LQFP |
| ICS843156AKILF | IC CLK GENERATOR 32VFQFP |
| ICS843156AKLF | IC CLK GENERATOR 32VFQFP |
| ICS843202AYILF | IC SYNTHESIZER 680MHZ 32-LQFP |
| ICS843204AGILF | IC SYNTHESIZER LVPECL 48-TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS8430S10BYI-02LFT | 功能描述:IC CLK GENERATOR PLL 48TQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專(zhuān)用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類(lèi)型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| ICS8430S10I-03 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:Clock Generator for Cavium Processors |
| ICS8431-01 | 制造商:ICS 制造商全稱:ICS 功能描述:200MHZ, LOW JITTER, LVPECL FREQUENCY SYNTHESIZER |
| ICS843101-312 | 制造商:ICS 制造商全稱:ICS 功能描述:FEMTOCLOCKS⑩ CRYSTAL-TO-LVPECL 312.5MHZ FREQUENCY MARGINING SYNTHESIZER |
| ICS843101AG-312 | 制造商:ICS 制造商全稱:ICS 功能描述:FEMTOCLOCKS⑩ CRYSTAL-TO-LVPECL 312.5MHZ FREQUENCY MARGINING SYNTHESIZER |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。