參數(shù)資料
型號(hào)： ICS2509CyG-T
英文描述： 3.3V Phase-Lock Loop Clock Driver
中文描述： 3.3鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器
文件頁(yè)數(shù)： 2/7頁(yè)
文件大小： 248K
代理商： ICS2509CYG-T
2
ICS2509C
Pin Descriptions
Note:
1.
Weak pull-ups on these inputs
PIN NUMBER
1
2, 10, 15
3
4
5
6, 7, 18, 19
8
9
PIN NAME
AGND
VCC
CLKA0
CLKA1
CLKA2
GND
CLKA3
CLKA4
TYPE
PWR
PWR
OUT
OUT
OUT
PWR
OUT
OUT
DESCRIPTION
Analog Ground
Power Supply (3.3V)
Buffered clock output, Bank A
Buffered clock output, Bank A
Buffered clock output, Bank A
Ground
Buffered clock output, Bank A
Buffered clock output, Bank A
11
OEA
1
IN
Output enable (has internal pull_up). When high, normal operation.
When low bank A clock outputs are disabled to a logic low state.
12
13
FBOUT
FBIN
OUT
IN
Feedback output
Feedback input
14
OEB
1
IN
Output enable (has internal pull_up). When high, normal operation.
When low bank B clock outputs are disabled to a logic low state.
16
17
20
21
22
CLKB3
CLKB2
CLKB1
CLKB0
VCC
OUT
OUT
OUT
OUT
PWR
Buffered clock output. Bank B
Buffered clock output. Bank B
Buffered clock output. Bank B
Buffered clock output. Bank B
Power Supply (3.3V) digital supply.
Analog power supply (3.3V). When input is ground PLL is off and
bypassed.
Clock input
23
AVCC
IN
24
CLKIN
IN
Functionality
OEA
OEB
AVCC
CLKA
(0:4)
0
0
Driven
Driven
CLKB
(0:3)
0
Driven
0
Driven
FBOUT
Source
0
0
1
1
0
1
0
1
3.33
3.33
3.33
3.33
Driven
Driven
Driven
Driven
PLL
PLL
PLL
PLL
N
N
N
N
0
0
1
1
0
1
0
1
0
0
0
0
0
0
0
Driven
Driven
Driven
Driven
CLKIN
CLKIN
CLKIN
CLKIN
Y
Y
Y
Y
Driven
0
Driven
Driven
Driven
Test mode:
When AVCC is 0, shuts off the PLL and connects the input directly to the output buffers
Buffer Mode
INPUTS
OUTPUTS
PLL
Shutdown
相關(guān)PDF資料
PDF描述
ICS2510CG-T 3.3V Phase-Lock Loop Clock Driver
ICS2510C 3.3V Phase-Lock Loop Clock Driver
ICS2572 User-Programmable Dual High-Performance Clock Generator
ICS2572M User-Programmable Dual High-Performance Clock Generator
ICS2572N User-Programmable Dual High-Performance Clock Generator
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS251 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:FIELD PROGRAMMABLE SS VERSACLOCK SYNTHESIZER
ICS2510C 制造商:ICS 制造商全稱:ICS 功能描述:3.3V Phase-Lock Loop Clock Driver
ICS2510CG 功能描述:IC CLOCK DVR PLL 3.3V 24-TSSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
ICS2510CGLF 功能描述:IC CLOCK DVR PLL 3.3V 24-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
ICS2510CGLFT 功能描述:IC CLOCK DVR PLL 3.3V 24-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*