參數(shù)資料
        型號(hào): HYS72T256020GR-37-A
        廠商: INFINEON TECHNOLOGIES AG
        英文描述: DDR2 Registered Memory Modules
        中文描述: 注冊(cè)的DDR2內(nèi)存模塊
        文件頁(yè)數(shù): 11/33頁(yè)
        文件大?。?/td> 936K
        代理商: HYS72T256020GR-37-A
        HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
        Registered DDR2 SDRAM Modules
        Data Sheet
        Preliminary
        11
        Rev. 0.85, 2004-04
        Block Diagrams (cont’d)
        2.4 256M x 72 (2 GByte) two rank DDR2 SDRAM DIMM Modules (x4 components)
        HYS72T256020[G/H] / HYS72T256220[G/H]
        RS0
        VSS
        DQS0
        DQS0
        DQS1
        DQS1
        DQS2
        DQS2
        DQS3
        DQS3
        DQS4
        DQS4
        DQS5
        DQS5
        DQS6
        DQS6
        DQS7
        DQS7
        DQS8
        DQS8
        DQ3
        DQ0
        DQ1
        DQ2
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DQ19
        DQ16
        DQ17
        DQ18
        DQ11
        DQ8
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 3
        CS DQS
        DQS
        DQ35
        DQ32
        DQ33
        DQ43
        DQ40
        DQ41
        DQ42
        DQ51
        DQ48
        DQ49
        DQ59
        DQ56
        DQ58
        CB3
        CB0
        CB1
        CB2
        DQ27
        DQ24
        DQ25
        DQ26
        DM
        I/O 0
        I/O 3
        CS DQS
        DQS
        DM
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        CS DQS
        DQS
        DM
        I/O 0
        I/O 3
        CS DQS
        DQS
        DM
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DQS9
        DQS9
        DQ15
        DQ12
        DQ13
        DQ14
        DQ23
        DQ20
        DQ31
        DQ28
        DQ29
        DQ30
        DQS10
        DQS10
        DQS11
        DQS11
        DQS12
        DQS12
        DQS13
        DQS13
        DQS14
        DQS14
        DQS15
        DQS15
        DQS16
        DQS16
        DQS17
        DQS17
        DQ7
        DQ4
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        I/O 2
        CS DQS
        DQS
        DM
        I/O 0
        I/O 1
        CS DQS
        DQS
        DM
        I/O 0
        I/O 2
        I/O 3
        CS DQS
        DQS
        DM
        I/O 0
        CS DQS
        DQS
        RS1
        D0-0 I/O 3
        D1-0 I/O 2
        D2-0 I/O 2
        D3-0 I/O 0
        D4-0 I/O 3
        D5-0 I/O 3
        D6-0 I/O 2
        D7-0 I/O 1
        D8-0 I/O 2
        D9-0 I/O 3
        D10-0 I/O 3
        D11-0 I/O 1
        D12-0 I/O 1
        D13-0 I/O 2
        D14-0 I/O 1
        DQ39
        DQ36
        DQ37
        DQ38
        DQ47
        DQ44
        DQ46
        DQ55
        DQ52
        DQ53
        D15-0 I/O 2
        D16-0 I/O 2
        DQ63
        DQ60
        DQ61
        DQ62
        CB7
        CB4
        CB6
        D17-0 I/O 3
        A0
        Serial PD
        A1
        A2
        SA0 SA1 SA2
        SCL
        SDA
        WP
        VDD,
        VREF
        VSS
        PCK8,PCK9
        D0 - D17
        VDDQ
        VDDSPD
        Serial PD
        D0 - D17
        CK 0
        CK 0
        P
        L
        L
        PCK0-PCK6,
        CK : SDRAD0 - D17
        CK : SDRAMs D0-D17
        RESET
        OE
        PCK7 -> CK : Register
        PCK7
        > CK
        PCK0-PCK6,
        PCK8,PCK9
        CKE0
        CKE1
        RCK E0 -> CKE :SDRAMs
        RCKE1 -> CKE :SDRAMs
        BA0-BA1
        A0-A13
        RAS
        CAS
        WE
        CS1 *
        1:2
        R
        E
        G
        I
        S
        T
        E
        R
        RBA0-RBA1 -> BA0-BA1 : SDRAMs D0~D17
        RA0 -RA13-> A0 -A13: SDRAMs
        RRAS -> RAS : SDRAMs
        RCAS -> C AS: SDRAMs
        RW E -> WE: SDRAMs
        RS1 -> C S : SDRAMs
        CS0 *
        RS0 -> C S : SDRAMs D0-0 ~ D17-0
        D0~D17
        D0~D17
        D0~D17
        D0~D17
        D0-0 ~ D17-0
        D0-1 ~ D17-1
        PCK7
        PCK7
        RST
        RESET
        ODT0
        ODT1
        RODT0 -> ODT : SDRAMs
        RODT1 -> ODT :SDRAMs
        *) CS0 connects to CRS, CS1 connects to CSR on a Register. CS1 connects to DCS and CS0 connects to CSR on another Register.
        RESET, PCK7 and PCK7 connect to bother Registers. Other signals connect to one of two Registers.
        Notes:
        1. DQ-to-I/O wiring may be changed within a nibble.
        2. Unless otherwise noted, resistors values are 22 Ohms
        D0-1 ~ D17-1
        D0-0 ~ D17-0
        D0-1 ~ D17-1
        : Register
        相關(guān)PDF資料
        PDF描述
        HYS72T128000GR-37-A DDR2 Registered Memory Modules
        HYS72T256020GR-5-A DDR2 Registered Memory Modules
        HYS72T256220GR-5-A DDR2 Registered Memory Modules
        HYS72T128000GR-5-A DDR2 Registered Memory Modules
        HYB18T512400AC CAP .0022UF 16V PPS FILM 0603 2%
        相關(guān)代理商/技術(shù)參數(shù)
        參數(shù)描述
        HYS72T256020GR-5-A 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DDR2 Registered Memory Modules
        HYS72T256020HF 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules
        HYS72T256020HFA 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules
        HYS72T256020HFA-2.5-B 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules
        HYS72T256020HFA-3.7-B 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules