- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370802 > HYS64D64020GBDL-6-C (INFINEON TECHNOLOGIES AG) 200-Pin Small Outline Dual-In-Line Memory Modules PDF資料下載
參數(shù)資料
| 型號： | HYS64D64020GBDL-6-C |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 200-Pin Small Outline Dual-In-Line Memory Modules |
| 中文描述： | 200引腳小外型雙列直插內(nèi)存模塊 |
| 文件頁數(shù)： | 19/27頁 |
| 文件大小： | 692K |
| 代理商： | HYS64D64020GBDL-6-C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
t
HZ
t
LZ
t
DQSS
t
DQSQ
Data Sheet
19
Rev. 1.1, 2004-05
HYS64D64020[H/G]BDL–[5/6]–C
Small Outline DDR SDRAM Modules
Electrical Characteristics
3.3
Table 13
Parameter
AC Characteristics
AC Timing - Absolute Specifications for PC3200 and PC2700
Symbol
–5
–6
Unit Note/ Test
Condition
1)
DDR400B
Min.
–0.5
–0.6
0.45
0.45
min. (
t
CL
,
t
CH
)
5
DDR333
Min.
–0.7
–0.6
0.45
0.45
min. (
t
CL
,
t
CH
) ns
6
12
Max.
+0.5
+0.6
0.55
0.55
Max.
+0.7
+0.6
0.55
0.55
DQ output access time from CK/CK
DQS output access time from CK/CK
CK high-level width
CK low-level width
Clock Half Period
Clock cycle time
t
AC
t
DQSCK
t
CH
t
CL
t
HP
t
CK
ns
ns
t
CK
t
CK
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
8
ns
CL = 3.0
2)3)4)5)
6
12
6
12
ns
CL = 2.5
2)3)4)5)
7.5
12
7.5
12
ns
CL = 2.0
2)3)4)5)
DQ and DM input hold time
DQ and DM input setup time
Control and Addr. input pulse width (each
input)
DQ and DM input pulse width (each input)
Data-out high-impedance time from CK/CK
Data-out low-impedance time from CK/CK
Write command to 1
st
DQS latching transition
DQS-DQ skew (DQS and associated DQ
signals)
Data hold skew factor
t
DH
t
DS
t
IPW
0.4
0.4
2.2
—
—
—
0.45
0.45
2.2
—
—
—
ns
ns
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
t
DIPW
1.75
—
–0.7
0.72
—
—
+0.7
+0.7
1.25
+0.40
1.75
–0.7
–0.7
0.75
—
—
+0.7
+0.7
1.25
+0.40
ns
ns
ns
t
CK
ns
2)3)4)5)6)
2)3)4)5)7)
2)3)4)5)7)
2)3)4)5)
TFBGA
2)3)4)5)
t
QHS
—
+0.50
—
+0.50
ns
TFBGA
2)3)4)5)
DQ/DQS output hold time
DQS input low (high) pulse width (write cycle)
DQS falling edge to CK setup time (write cycle)
t
DSS
DQS falling edge hold time from CK (write
cycle)
Mode register set command cycle time
Write preamble setup time
Write postamble
Write preamble
Address and control input setup time
t
QH
t
DQSL,H
t
HP
–
t
QHS
0.35
0.2
0.2
ns
t
CK
t
CK
t
CK
2)3)4)5)
—
—
—
0.35
0.2
0.2
—
—
—
2)3)4)5)
2)3)4)5)
t
DSH
2)3)4)5)
t
MRD
t
WPRES
t
WPST
t
WPRE
t
IS
2
0
0.40
0.25
0.6
—
—
0.60
—
—
2
0
0.40
0.25
0.75
—
—
0.60
—
—
t
CK
ns
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
fast slew rate
3)4)5)6)10)
0.7
—
0.8
—
ns
slow slew
rate
3)4)5)6)10)
fast slew rate
3)4)5)6)10)
Address and control input hold time
t
IH
0.6
—
0.75
—
ns
0.7
—
0.8
—
ns
slow slew
rate
3)4)5)6)10)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS64D64020GBDL-5-C | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GDL | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GBDL-6-B | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GDL-6-B | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GBDL-8-B | 200-Pin Small Outline Dual-In-Line Memory Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64D64020GBDL-7-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GBDL-8-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GDL | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GDL-5-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D64020GDL-6-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:200-Pin Small Outline Dual-In-Line Memory Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。