- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370807 > HYS64D16301HU-5-C (INFINEON TECHNOLOGIES AG) 184-Pin Unbuffered Dual-In-Line Memory Modules PDF資料下載
參數(shù)資料
| 型號： | HYS64D16301HU-5-C |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| 中文描述： | 184引腳緩沖雙列內(nèi)存模組 |
| 文件頁數(shù)： | 22/35頁 |
| 文件大?。?/td> | 937K |
| 代理商： | HYS64D16301HU-5-C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁
t
LZ
t
DQSS
t
DQSQ
HYS[64/72]D[16x01/32x00/64x20]HU-[5/6]-C
Unbuffered DDR SDRAM Modules
Electrical Characteristics
Data Sheet
22
V1.0, 2003-07
3.3
AC Characteristics
Table 11
Parameter
AC Timing - Absolute Specifications –6/–5
Symbol
–6
–5
Unit
Note/ Test
Condition
1)
DDR333
Min.
–0.7
–0.6
0.45
0.45
min. (
t
CL
,
t
CH
)
6
6
7.5
0.45
0.45
2.2
DDR400B
Min.
–0.6
–0.5
0.45
0.45
min. (
t
CL
,
t
CH
)
5
6
7.5
0.4
0.4
tbd
Max.
+0.7
+0.6
0.55
0.55
Max.
+0.6
+0.5
0.55
0.55
DQ output access time from CK/CK
DQS output access time from CK/CK
CK high-level width
CK low-level width
Clock Half Period
Clock cycle time
t
AC
t
DQSCK
t
CH
t
CL
t
HP
t
CK
ns
ns
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
12
12
12
—
—
—
12
12
12
—
—
—
CL = 3.0
2)3)4)5)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
2)3)4)5)
DQ and DM input hold time
DQ and DM input setup time
Control and Addr. input pulse width (each
input)
DQ and DM input pulse width (each input)
Data-out high-impedance time from CK/CK
Data-out low-impedance time from CK/CK
Write command to 1
st
DQS latching transition
DQS-DQ skew (DQS and associated DQ
signals)
t
DH
t
DS
t
IPW
2)3)4)5)
2)3)4)5)6)
t
DIPW
t
HZ
1.75
–0.7
–0.7
0.75
—
—
—
—
t
HP
–
t
QHS
0.35
0.2
0.2
—
+0.7
+0.7
1.25
+0.40
+0.45
+0.50
+0.55 —
—
tbd
–0.6
–0.6
0.75
—
—
—
—
+0.6
+0.6
1.25
+0.40
+0.40
+0.50
+0.50
—
ns
ns
ns
t
CK
ns
ns
ns
ns
ns
2)3)4)5)6)
2)3)4)5)7)
2)3)4)5)7)
2)3)4)5)
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
2)3)4)5)
Data hold skew factor
t
QHS
DQ/DQS output hold time
t
QH
t
HP
–
t
QHS
0.35
0.2
0.2
DQS input low (high) pulse width (write cycle)
DQS falling edge to CK setup time (write cycle)
t
DSS
DQS falling edge hold time from CK (write
cycle)
Mode register set command cycle time
Write preamble setup time
Write postamble
Write preamble
Address and control input setup time
t
DQSL,H
—
—
—
—
—
—
t
CK
t
CK
t
CK
2)3)4)5)
2)3)4)5)
t
DSH
2)3)4)5)
t
MRD
t
WPRES
t
WPST
t
WPRE
t
IS
2
0
0.40
0.25
0.75
—
—
0.60
—
—
2
0
0.40
0.25
0.6
—
—
0.60
—
—
t
CK
ns
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
fast slew rate
3)4)5)6)10)
0.8
—
0.7
—
ns
slow slew rate
3)4)5)6)10)
Address and control input hold time
t
IH
0.75
—
0.6
—
ns
fast slew rate
3)4)5)6)10)
0.8
—
0.7
—
ns
slow slew rate
3)4)5)6)10)
Read preamble
t
RPRE
0.9
1.1
0.9
1.1
t
CK
2)3)4)5)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS64D32300HU-5-C | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS72D32300HU-5-C | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D64320HU-5-C | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS72D64320HU-6-C | 184-Pin Unbuffered Double Data Rate SDRAM |
| HYS64D16301HU-6-C | 184-Pin Unbuffered Double Data Rate SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64D16301HU-6-C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D32000GU-7-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?256MB (32Mx64) PC2100 1-bank? |
| HYS64D32000GU-7-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D32000GU-8-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?256MB (32Mx64) PC1600 1-bank End-of-Life? |
| HYS64D32000GU-8-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復。