- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370808 > HYS64D16301GU-5-C (INFINEON TECHNOLOGIES AG) 184-Pin Unbuffered Double Data Rate SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS64D16301GU-5-C |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 184-Pin Unbuffered Double Data Rate SDRAM |
| 中文描述： | 184引腳緩沖雙數(shù)據(jù)速率SDRAM |
| 文件頁數(shù)： | 23/42頁 |
| 文件大?。?/td> | 976K |
| 代理商： | HYS64D16301GU-5-C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
t
QHS
Data Sheet
23
Rev. 1.0, 2004-03
HYS[64/72]D[16/32/64][300/301/320][G/H]U–[5/6]–C
Unbuffered DDR SDRAM Modules
Electrical Characteristics
Clock cycle time
t
CK
6
12
5
8
ns
CL = 3.0
2)3)4)5)
6
12
6
12
ns
CL = 2.5
2)3)4)5)
7.5
12
7.5
12
ns
CL = 2.0
2)3)4)5)
DQ and DM input hold time
DQ and DM input setup time
Control and Addr. input pulse width (each
input)
DQ and DM input pulse width (each input)
Data-out high-impedance time from CK/CK
t
HZ
Data-out low-impedance time from CK/CK
Write command to 1
st
DQS latching
transition
DQS-DQ skew (DQS and associated DQ
signals)
Data hold skew factor
t
DH
t
DS
t
IPW
0.45
0.45
2.2
—
—
—
0.4
0.4
2.2
—
—
—
ns
ns
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
t
DIPW
1.75
–0.7
–0.7
0.75
—
+0.7
+0.7
1.25
1.75
—
–0.7
0.75
—
+0.7
+0.7
1.25
ns
ns
ns
t
CK
2)3)4)5)6)
2)3)4)5)7)
t
LZ
t
DQSS
2)3)4)5)7)
2)3)4)5)
t
DQSQ
—
+0.45
—
+0.40
ns
TSOPII
2)3)4)5)
—
+0.55
—
+0.50
ns
TSOPII
2)3)4)5)
DQ/DQS output hold time
DQS input low (high) pulse width (write
cycle)
DQS falling edge to CK setup time (write
cycle)
DQS falling edge hold time from CK (write
cycle)
Mode register set command cycle time
Write preamble setup time
Write postamble
Write preamble
Address and control input setup time
t
QH
t
DQSL,H
t
HP
–
t
QHS
0.35
t
HP
–
t
QHS
0.35
ns
t
CK
2)3)4)5)
—
—
2)3)4)5)
t
DSS
0.2
—
0.2
—
t
CK
2)3)4)5)
t
DSH
0.2
—
0.2
—
t
CK
2)3)4)5)
t
MRD
t
WPRES
t
WPST
t
WPRE
t
IS
2
0
0.40
0.25
0.75
—
—
0.60
—
—
2
0
0.40
0.25
0.6
—
—
0.60
—
—
t
CK
ns
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
fast slew rate
3)4)5)6)10)
0.8
—
0.7
—
ns
slow slew
rate
3)4)5)6)10)
fast slew rate
3)4)5)6)10)
Address and control input hold time
t
IH
0.75
—
0.6
—
ns
0.8
—
0.7
—
ns
slow slew
rate
3)4)5)6)10)
2)3)4)5)
Read preamble
Read postamble
Active to Precharge command
t
RPRE
t
RPST
t
RAS
0.9
0.40
42
1.1
0.60
70E+3
0.9
0.40
40
1.1
0.60
70E+3
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)
Table 17
Parameter
AC Timing - Absolute Specifications for PC3200 and PC2700
(cont’d)
Symbol –6
–5
DDR400B
Min.
Unit Note/ Test
Condition
1)
DDR333
Min.
Max.
Max.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS64D16301GU5C | 184-Pin Unbuffered Double Data Rate SDRAM |
| HYS64D32300GU-6-B | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS72D32300GU-6-B | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D64320GU-6-B | 184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS72D64320GU-6-B | 184-Pin Unbuffered Dual-In-Line Memory Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64D16301GU-6-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D16301GU-6-C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Double Data Rate SDRAM |
| HYS64D16301GU-7-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D16301GU-8-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D16301HU-5-C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Double Data Rate SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。