- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370794 > HYB314265BJ-50 (SIEMENS A G) 256K x 16-Bit EDO-Dynamic RAM PDF資料下載
參數(shù)資料
| 型號： | HYB314265BJ-50 |
| 廠商： | SIEMENS A G |
| 元件分類： | DRAM |
| 英文描述： | 256K x 16-Bit EDO-Dynamic RAM |
| 中文描述： | 256K X 16 EDO DRAM, 50 ns, PDSO40 |
| 文件頁數(shù)： | 9/28頁 |
| 文件大?。?/td> | 1324K |
| 代理商： | HYB314265BJ-50 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
HYB 5(3)14265BJ(L)-400/-40/-45/-50
256K x 16 EDO-DRAM
Semiconductor Group
9
Output buffer turn-off delay from OE
t
OEZ
t
DZO
t
CDD
t
ODD
t
DZC
0
10
0
10
ns
12
Data to OE low delay
0
–
0
ns
13
CAS high to data delay
8
–
8
–
ns
14
OE high to data delay
8
–
8
–
ns
14
Data to CAS low delay
0
–
0
–
ns
13
Write Cycle
Write command hold time
t
WCH
t
WP
t
WCS
t
RWL
t
CWL
t
DS
t
DH
t
DZC
5
–
5
–
ns
Write command pulse width
5
–
5
–
ns
Write command setup time
0
–
0
–
ns
15
Write command to RAS lead time
10
–
10
–
ns
Write command to CAS lead time
10
–
10
–
ns
Data setup time
0
–
0
–
ns
16
Data hold time
5
–
5
–
ns
16
Data to CAS low delay
0
–
0
–
ns
13
Read-modify-Write Cycle
Read-write cycle time
t
RWC
t
RWD
t
CWD
t
AWD
t
OEH
93
–
93
–
ns
RAS to WE delay time
52
–
52
–
ns
15
CAS to WE delay time
22
–
22
–
ns
15
Column address to WE delay time
32
–
32
–
ns
15
OE command hold time
5
–
5
–
ns
Hyper Page Mode (EDO) Cycle
Hyper page mode cycle time
t
HPC
t
CPA
t
COH
t
RAS
t
RHCP
12.5
–
15
–
ns
Access time from CAS precharge
–
17
–
21
ns
7
Output data hold time
3
–
3
–
200k
ns
RAS pulse width in hyper page mode
40
200k
40
ns
RAS hold time from CAS precharge
17
–
21
–
ns
Parameter
Symbol
Limit Values
Unit
Note
-400
-40
min.
max.
min.
max.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。