- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367358 > HYB25D256800BT-6 ?256Mbit (32Mx8) DDR333 (2.5-3-3)? PDF資料下載
參數(shù)資料
| 型號： | HYB25D256800BT-6 |
| 英文描述： | ?256Mbit (32Mx8) DDR333 (2.5-3-3)? |
| 中文描述： | ？的256Mbit（32Mx8）DDR333內(nèi)存（2.5-3-3）？ |
| 文件頁數(shù)： | 45/76頁 |
| 文件大?。?/td> | 1218K |
| 代理商： | HYB25D256800BT-6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
2002-05-06
Page 45 of 76
HYB25D128400/800/160AT(L)
128-Mbit Double Data Rate SDRAM
Truth Table 2: Clock Enable (CKE)
1. CK
E
n is the logic state of CK
E
at clock edge n: CK
E
n-1 was the state of CK
E
at the previous clock edge.
2. Current state is the state of the DDR SDRAM immediately prior to clock edge n.
3. COMMA
N
D n is the command registered at clock edge n, and ACTIO
N
n is a result of COMMA
N
D n.
4. All states and sequences not shown are illegal or reserved.
Current State
CK
E
n-1
CK
E
n
Command n
Action n
N
otes
Previous
Cycle
Current
Cycle
Self Refresh
L
L
X
Maintain Self-Refresh
Self Refresh
L
H
Deselect or
N
OP
E
xit Self-Refresh
1
Power Down
L
L
X
Maintain Power-Down
Power Down
L
H
Deselect or
N
OP
E
xit Power-Down
All Banks Idle
H
L
Deselect or
N
OP
Precharge Power-Down
E
ntry
All Banks Idle
H
L
AUTO R
E
FR
E
S
H
Self Refresh
E
ntry
Bank(s) Active
H
L
Deselect or
N
OP
Active Power-Down
E
ntry
H
H
See “Truth Table 3: Current State
Bank n - Command to Bank n
(Same Bank)” on page 46
1. Deselect or
N
OP commands should be issued on any clock edges occurring during the Self Refresh
E
xit (t
X
S
N
R
) period. A mini-
mum of 200 clock cycles are needed before applying a read command to allow the DLL to lock to the input clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB25D256800BT-7 | ?256Mbit (32Mx8) DDR266A (2-3-3)? |
| HYB25D256800BT-8 | ?256Mbit (32Mx8) DDR200 (2-2-2) ? |
| HYB25D256800T-7 | DDR Synchronous DRAM |
| HYB25D256800T-7.5 | DDR Synchronous DRAM |
| HYB25D256800T-8 | DDR Synchronous DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D256800BT-7 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256-Mbit Double Data Rate SDRAM, Die Rev. B |
| HYB25D256800BT-7F | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
| HYB25D256800BT-8 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
| HYB25D256800BTL-5 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
| HYB25D256800BTL-5A | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256MBit Double Data Rata SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。