- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370782 > HYB18T256400AF-5 (INFINEON TECHNOLOGIES AG) 256 Mbi t DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | HYB18T256400AF-5 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 256 Mbi t DDR2 SDRAM |
| 中文描述： | 256姆噸DDR2內(nèi)存 |
| 文件頁數(shù)： | 89/90頁 |
| 文件大?。?/td> | 1246K |
| 代理商： | HYB18T256400AF-5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當前第89頁第90頁
HYB18T256400/800/160AF
256Mb DDR2 SDRAM
INFINEON Technologies
Page 89 Rev. 1.02 May 2004
Content
5. AC & DC Operation Conditions
5.1 DC Operation Conditions
5.1.1 Recommended DC Operation Conditions
5.1.2 ODT DC Operation Conditions
5.1.3 Input and Output Leakage Current
5.2 DC & AC Logic Input Levels
5.2.1 Single-ended DC & AC Logic Input Levels)
5.2.2 Single-ended AC Input Test Conditions
5.2.3 Differential DC and AC Input and Output Logic Levels
5.3 Output Buffer Levels
5.3.1 Output DC Current Drive
5.3.2 Output AC Test Conditions
5.3.4 Default Output V-I Characteristics
5.3.5 Full Strength Pull-up Driver Characteristics
5.3.6 Full Strength Pull-down Driver Characteristics
5.3.7 Calibrated Output Driver V-I Characteristics
5.4 Input/Output Capacitances
5.5 Power & Ground Clamp V-I Characteristics
6. IDD Specifications
6.1 IDD Specifications
6.2 IDD Measurement Conditions
6.2 ODT current
7. AC Timing Specifications
7.1 Timing parameters by speed grade - DDR2-400 & DDR2-533
7.2 Timing parameters by speed grade - DDR2-667
7.3
ODT AC Electrical Characteristics and Operating Conditions
7.4 Notes for AC Timing Specifications
8. Reference Loads, Slew Rates and Slew Rate Derating
8.1 Reference Load for Timing Measurements
8.2 Output Slew Rate Measurements
8.3 Input and Data Setup and Hold Time
8.3.1 Timing Definition for Input Setup and Hold Time
8.3.2 Timing Definition for Data Setup and Hold Time
8.3.3 Slew Rate Definition for Input and Data Setup and Hold Time
8.3.4 Input Setup and Hold Time Derating Table
8.3.5 Data Setup and Hold Time Derating Table
8.4 Overshoot and Undershoot Specification
9. Package Dimensions
10. DDR2 component nomenclature
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB18T256800AF | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AF-3 | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AF-37 | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AF-3S | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AF-5 | 256 Mbi t DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T256800AF-5 | 制造商:Infineon Technologies AG 功能描述: |
| HYB18T512161BF-25 | 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA |
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
| HYB18T512400BF-3S | 制造商:Qimonda 功能描述: |
| HYB18T512800AF-3S | 制造商:Qimonda 功能描述: 制造商:Infineon Technologies AG 功能描述:32M X 16 DDR DRAM, 0.45 ns, PBGA84 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。