- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385429 > HY62256AT1 (Hynix Semiconductor Inc.) 32Kx8bit CMOS SRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HY62256AT1 |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 32Kx8bit CMOS SRAM |
| 中文描述： | 32Kx8bit CMOS SRAM的 |
| 文件頁(yè)數(shù)： | 9/14頁(yè) |
| 文件大?。?/td> | 820K |
| 代理商： | HY62256AT1 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)
HYUNDAI ELECTRONICS AMERICA
HY62256A-I
32K x 8bit CMOS SRAM
TIMING INFORMATION
TIMING DIAGRAM
READ CYCLE 1
Note (READ CYCLE):
1. t
CHZ
and t
OHZ
are defined as the time at which the outputs achieve the open
circuit conditions and are not referenced to output voltage levels.
2. At any given temperature and voltage condition, t
CHZ
max. is less than t
CLZ
min.
both for a given device and from device to device.
3. /WE is high for the read cycle.
READ CYCLE 2
Note (READ CYCLE):
1. /WE is high for the read cycle.
2. Device is continuously selected /CS= V
IL
.
3. /OE =V
IL
.
WRITE CYCLE 1 (/OE Clocked)
1 of 3
22/10/97 12:35
-sram/62256alt1
http://www.hea.com/hean2/sram/62256alt1.htm
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY62256AT1-I | 32Kx8bit CMOS SRAM |
| HY62256AJ | 32Kx8bit CMOS SRAM |
| HY62256ALJ | 32Kx8bit CMOS SRAM |
| HY62256ALP | 32Kx8bit CMOS SRAM |
| HY62256ALP-I | 32Kx8bit CMOS SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY62256AT1-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
| HY62256AT1-55 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
| HY62256AT1-55I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
| HY62256AT1-70 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
| HY62256AT1-70I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。