- 您現(xiàn)在的位置：買賣IC網 > PDF目錄385426 > HY5DU28822DLT-X (Hynix Semiconductor Inc.) 128Mb-S DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU28822DLT-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 128Mb-S DDR SDRAM |
| 中文描述： | 128Mb的- ? DDR SDRAM內存 |
| 文件頁數(shù)： | 30/33頁 |
| 文件大?。?/td> | 413K |
| 代理商： | HY5DU28822DLT-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁
Rev. 0.0 / Apr. 2003 30
HY5DU28422D(L)T
HY5DU28822D(L)T
HY5DU281622D(L)T
-Continue-
Note :
1.
This calculation accounts for tDQSQ(max), the pulse width distortion of on-chip circuit and jitter.
2.
Data sampled at the rising edges of the clock : A0~A11, BA0~BA1, CKE, /CS, /RAS, /CAS, /WE.
3.
For command/address input slew rate >=1.0V/ns
4.
For command/address input slew rate >=0.5V/ns and <1.0V/ns
This derating table is used to increase tIS/tIH in case where the input slew-rate is below 0.5V/ns.
Input Setup / Hold Slew-rate Derating Table.
Parameter
Symbol
DDR400 (D4)
DDR400 (D43)
Unit
Note
Min
Max
Min
Max
Input Pulse Width
t
IPW
2.2
-
2.2
-
ns
6
Write DQS High Level Width
t
DQSH
0.35
-
0.35
-
CK
Write DQS Low Level Width
t
DQSL
0.35
-
0.35
-
CK
Clock to First Rising edge of DQS-In
t
DQSS
0.72
1.28
0.72
1.28
CK
DQS falling edge to CK setup time
t
DSS
0.2
0.2
CK
DQS falling edge hold time from CK
t
DSH
0.2
0.2
CK
Data-In Setup Time to DQS-In (DQ & DM)
t
DS
0.4
-
0.4
-
ns
6,7,11
,
12,13
Data-in Hold Time to DQS-In (DQ & DM)
t
DH
0.4
-
0.4
-
ns
DQ & DM Input Pulse Width
t
DIPW
1.75
-
1.75
-
ns
6
Read DQS Preamble Time
t
RPRE
0.9
1.1
0.9
1.1
CK
Read DQS Postamble Time
t
RPST
0.4
0.6
0.4
0.6
CK
Write DQS Preamble Setup Time
t
WPRES
0
-
0
-
CK
Write DQS Preamble Hold Time
t
WPREH
0.25
-
0.25
-
CK
Write DQS Postamble Time
t
WPST
0.4
0.6
0.4
0.6
CK
Mode Register Set Delay
t
MRD
2
-
2
-
CK
Exit self refresh to non-READ command
tXSNR
75
-
75
-
ns
8
Exit self refresh to READ command
tXSRD
200
-
200
-
CK
8
Average Periodic Refresh Interval
t
REFI
-
7.8
-
7.8
us
Input Setup / Hold Slew-rate
Delta tIS
Delta tIH
V/ns
ps
ps
0.5
0
0
0.4
+150
0
0.3
+225
0
相關PDF資料 |
PDF描述 |
|---|---|
| HY5DU28822DT-X | 128Mb-S DDR SDRAM |
| HY5DU281622ET | 128M(8Mx16) GDDR SDRAM |
| HY5DU281622ET-25 | 128M(8Mx16) GDDR SDRAM |
| HY5DU281622ET-26 | 128M(8Mx16) GDDR SDRAM |
| HY5DU281622ET-28 | 128M(8Mx16) GDDR SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU28822DT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28822DT-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28822ETP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb DDR SDRAM |
| HY5DU28822T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16Mx8|2.5V|4K|H/L|DDR SDRAM - 128M |
| HY5DU323222Q | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:32M(1Mx32) DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。