- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385425 > HY5DU12822ALT-X (Hynix Semiconductor Inc.) 512Mb DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU12822ALT-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 512Mb DDR SDRAM |
| 中文描述： | 產(chǎn)品512Mb DDR SDRAM |
| 文件頁數(shù)： | 18/33頁 |
| 文件大?。?/td> | 379K |
| 代理商： | HY5DU12822ALT-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
Rev. 0.0/Feb. 2003 18
HY5DU12422A(L)T
HY5DU12822A(L)T
HY5DU121622A(L)T
7.
Issue 2 or more Auto Refresh commands.
8.
Issue a Mode Register Set command to initialize the mode register with bit A8 = Low
Power-Up Sequence
/CLK
CLK
VDD
DQS
DQ’s
MRS
AREF
PRE
NOP
≈
MRS
EMRS
PRE
NOP
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
VDDQ
VREF
CKE
CMD
BA0,BA1
A10
ADDR
DM
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
tVTD
T=200usec
tMRD
200 cycles of CK*
tRP
tRFC
Power up
VDD and CK stable
Precharge All
EMRS Set
MRS Set
Reset DLL
(with A8=H)
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
*200 cycles of CK are required (for DLL locking) before any executable command can be applied.
VTT
tRP
tIS tIH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU12822AT-X | 512Mb DDR SDRAM |
| HY5DU121622CTP | 512Mb(32Mx16) GDDR SDRAM |
| HY5DU121622CTP-4 | 512Mb(32Mx16) GDDR SDRAM |
| HY5DU121622CTP-5 | 512Mb(32Mx16) GDDR SDRAM |
| HY5DU121622CTP-6 | 512Mb(32Mx16) GDDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU12822AT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:64Mx8|2.5V|8K|J/M/K/H/L|DDR SDRAM - 512M |
| HY5DU12822AT-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12822B | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12822BLT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12822BLTP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。