- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385425 > HY5DU12422BLTP-X (Hynix Semiconductor Inc.) 512Mb DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU12422BLTP-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 512Mb DDR SDRAM |
| 中文描述： | 產(chǎn)品512Mb DDR SDRAM |
| 文件頁數(shù)： | 34/37頁 |
| 文件大?。?/td> | 396K |
| 代理商： | HY5DU12422BLTP-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁
Rev. 0.1 / May 2004
34
HY5DU12422B(L)TP
HY5DU12822B(L)TP
HY5DU121622B(L)TP
-Continue
:
1. This calculation accounts for tDQSQ(max), the pulse width distortion of on-chip circuit and jitter.
2. Data sampled at the rising edges of the clock : A0~A12, BA0~BA1, CKE, /CS, /RAS, /CAS, /WE.
3. For command/address input slew rate >=1.0V/ns
4. For command/address input slew rate >=0.5V/ns and <1.0V/ns
This derating table is used to increase tIS/tIH in case where the input slew-rate is below 0.5V/ns.
Input Setup / Hold Slew-rate Derating Table.
Parameter
Symbol
DDR266A
Min
DDR266B
Min
DDR200
Min
UNIT
NOTE
Max
Max
Max
Input Setup Time
(fast slew rate)
Input Hold Time
(fast slew rate)
Input Setup Time
(slow slew rate)
Input Hold Time
(slow slew rate)
Input Pulse Width
Write DQS High Level Width
Write DQS Low Level Width
Clock to First Rising edge of
DQS-In
DQSfalling edge to CK
setup time
t
IS
0.9
-
0.9
-
1.1
-
ns
2,3,5,
6
t
IH
0.9
-
0.9
-
1.1
-
ns
t
IS
1.0
-
1.0
-
1.1
-
ns
2,4,5,
6
t
IH
1.0
-
1.0
-
1.1
-
ns
t
IPW
t
DQSH
t
DQSL
2.2
0.35
0.35
-
-
-
2.2
0.35
0.35
-
-
-
2.5
0.35
0.35
-
-
-
ns
CK
CK
6
t
DQSS
0.75
1.25
0.75
1.25
0.75
1.25
CK
tDSS
0.2
0.2
0.2
CK
DQS falling edge hold time
from CK
Data-In Setup Time to DQS-
In (DQ & DM)
Data-in Hold Time to DQS-In
(DQ & DM)
DQ & DM Input Pulse Width
Read DQS Preamble Time
Read DQS Postamble Time
tDSH
0.2
0.2
0.2
CK
t
DS
0.5
-
0.5
-
0.6
-
ns
6,7,
11,12,
13
t
DH
0.5
-
0.5
-
0.6
-
ns
t
DIPW
t
RPRE
t
RPST
t
WPRES
t
WPREH
t
WPST
t
MRD
1.75
0.9
0.4
0
0.25
0.4
2
-
1.75
0.9
0.4
0
0.25
0.4
2
-
2
-
ns
CK
CK
CK
CK
CK
CK
1.1
0.6
-
-
0.6
-
1.1
0.6
-
-
0.6
-
0.9
0.4
0
0.25
0.4
2
1.1
0.6
-
-
0.6
-
Write DQS Preamble Setup Time
Write DQS Preamble Hold Time
Write DQS Postamble Time
Mode Register Set Delay
Exit Self Refresh to Any
Execute Command
Average Periodic Refresh
Interval
t
XSC
200
-
200
-
200
-
CK
8
t
REFI
-
7.8
-
7.8
-
7.8
us
Input Setup / Hold Slew-rate
Delta tIS
Delta tIH
V/ns
ps
ps
0.5
0
0
0.4
+50
0
0.3
+100
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU12422BTP | 512Mb DDR SDRAM |
| HY5DU12422BTP-X | 512Mb DDR SDRAM |
| HY5DU12822BLTP | 512Mb DDR SDRAM |
| HY5DU12822BLTP-X | 512Mb DDR SDRAM |
| HY5DU12822BTP | 512Mb DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU12422BT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BT_06 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BT-H-A | 制造商:Hynix Semi 功能描述: |
| HY5DU12422BTP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BTP-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。