- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385425 > HY5DU121622BLTP-X (Hynix Semiconductor Inc.) 512Mb DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU121622BLTP-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 512Mb DDR SDRAM |
| 中文描述： | 產(chǎn)品512Mb DDR SDRAM |
| 文件頁數(shù)： | 31/37頁 |
| 文件大小： | 396K |
| 代理商： | HY5DU121622BLTP-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁
Rev. 0.1 / May 2004
31
HY5DU12422B(L)TP
HY5DU12822B(L)TP
HY5DU121622B(L)TP
AC CHARACTERISTICS I
(AC operating conditions unless otherwise noted)
Parameter
Symbol
DDR333
DDR266
UNIT
NOTE
Min
Max
Min
Max
Row Cycle Time
tRC
60
-
60
-
ns
Auto Refresh Row Cycle Time
tRFC
72
-
75
-
ns
Row Active Time
tRAS
42
70K
45
120K
ns
Active to Read with Auto Precharge
Delay
tRAP
tRCD or
tRPmin
-
tRCD or
tRPmin
-
ns
16
Row Address to Column Address Delay
tRCD
18
-
15
-
ns
Row Active to Row Active Delay
tRRD
12
-
15
-
ns
Column Address to Column Address
Delay
tCCD
1
-
1
-
CK
Row Precharge Time
tRP
18
-
15
-
ns
Write Recovery Time
tWR
15
-
15
-
ns
Internal Write to Read Command Delay
tWTR
1
-
1
-
CK
Auto Precharge Write Recovery +
Precharge Time
tDAL
(tWR/tCK)
+
(tRP/tCK)
-
(tWR/tCK)
+
(tRP/tCK)
-
CK
15
System Clock Cycle
Time
CL = 2.5
tCK
6
12
7.5
12
ns
CL = 2
7.5
12
7.5
12
ns
Clock High Level Width
tCH
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
tCL
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
tAC
-0.7
0.7
-0.75
0.75
ns
DQS-Out edge to Clock edge Skew
tDQSCK
-0.6
0.6
-0.75
0.75
ns
DQS-Out edge to Data-Out edge Skew
tDQSQ
-
0.45
-
0.5
ns
Data-Out hold time from DQS
tQH
t
HP
-t
QHS
-
t
HP
-t
QHS
-
ns
1,10
Clock Half Period
tHP
min
(tCL,tCH)
-
min
(tCL,tCH)
-
ns
1,9
Data Hold Skew Factor
tQHS
-
0.55
-
0.75
ns
10
Valid Data Output Window
tDV
t
QH
-t
DQSQ
t
QH
-t
DQSQ
ns
Data-out high-impedance window from
CK,/CK
tHZ
-0.7
0.7
-0.75
0.75
ns
17
Data-out low-impedance window from
CK, /CK
tLZ
-0.7
0.7
-0.75
0.75
ns
Input Setup Time (fast slew rate)
tIS
0.75
-
0.9
-
ns
2,3,5,6
Input Hold Time (fast slew rate)
tIH
0.75
-
0.9
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU121622BTP | 512Mb DDR SDRAM |
| HY5DU121622BTP-X | 512Mb DDR SDRAM |
| HY5DU12422B | 512Mb DDR SDRAM |
| HY5DU12422BLTP | 512Mb DDR SDRAM |
| HY5DU12422BLTP-X | 512Mb DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU121622BT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU121622BT-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb(32Mx16) gDDR SDRAM |
| HY5DU121622BT-6 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb(32Mx16) gDDR SDRAM |
| HY5DU121622BTP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU121622BTP-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb(32Mx16) gDDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。