參數資料
型號： HY57V28820ALT-10
英文描述： x8 SDRAM
中文描述： x8 SDRAM內存
文件頁數： 8/13頁
文件大?。?/td> 61K
代理商： HY57V28820ALT-10
HY57V281620A
Rev. 1.3/Aug. 01
9
AC CHARACTERISTICS II
Note :
1. A new command can be given tRRC after self refresh exit
Parameter
Symbol
-6
-7
-K
-H
-8
-P
-S
Unit
Note
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
RAS Cycle Time
Operation
tRC
60
-
65
-
60
-
65
-
68
-
70
-
70
-
ns
Auto Refresh
tRRC
60
-
65
-
60
-
65
-
68
-
70
-
70
-
ns
RAS to CAS Delay
tRCD
18
-
20
-
15
-
20
-
20
-
20
-
20
-
ns
RAS Active Time
tRAS
42
100K
45
100K
45
100K
45
100K
48
100K
50
100K
50
100K
ns
RAS Precharge Time
tRP
18
-
20
-
15
-
20
-
20
-
20
-
20
-
ns
RAS to RAS Bank Active Delay
tRRD
12
-
14
-
15
-
15
-
16
-
20
-
20
-
ns
CAS to CAS Delay
tCCD
1
-
1
-
1
-
1
-
1
-
1
-
1
-
CLK
Write Command to Data-In Delay
tWTL
0
-
0
-
0
-
0
-
0
-
0
-
0
-
CLK
Data-In to Precharge Command
tDPL
2
-
2
-
2
-
2
-
1
-
1
-
1
-
CLK
Data-In to Active Command
tDAL
5
-
5
-
4
-
5
-
4
-
3
-
3
-
CLK
DQM to Data-Out Hi-Z
tDQZ
2
-
2
-
2
-
2
-
2
-
2
-
2
-
CLK
DQM to Data-In Mask
tDQM
0
-
0
-
0
-
0
-
0
-
0
-
0
-
CLK
MRS to New Command
tMRD
2
-
2
-
2
-
2
-
2
-
2
-
2
-
CLK
Precharge to Data
Output Hi-Z
CAS Latency = 3
tPROZ3
3
-
3
-
3
-
3
-
3
-
3
-
3
-
CLK
CAS Latency = 2
tPROZ2
2
-
2
-
2
-
2
-
2
-
2
-
2
-
CLK
Power Down Exit Time
tPDE
1
-
1
-
1
-
1
-
1
-
1
-
1
-
CLK
Self Refresh Exit Time
tSRE
1
-
1
-
1
-
1
-
1
-
1
-
1
-
CLK
1
Refresh Time
tREF
-
64
-
64
-
64
-
64
-
64
-
64
-
64
ms
相關PDF資料
PDF描述
HY57V28820ALT-6 x8 SDRAM
HY57V28820ALT-8 x8 SDRAM
HY57V28820ALT-H x8 SDRAM
HY57V28820ALT-K x8 SDRAM
HY57V28820ALT-P x8 SDRAM
相關代理商/技術參數
參數描述
HY57V28820ALT-6 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM
HY57V28820ALT-8 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM
HY57V28820ALT-H 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM
HY57V28820ALT-K 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM
HY57V28820ALT-P 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*