- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367279 > HX6409TSRT x9 Synchronous FIFO PDF資料下載
參數(shù)資料
| 型號(hào)： | HX6409TSRT |
| 英文描述： | x9 Synchronous FIFO |
| 中文描述： | X9熱賣同步FIFO |
| 文件頁(yè)數(shù)： | 9/16頁(yè) |
| 文件大小： | 156K |
| 代理商： | HX6409TSRT |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
9
HX6409/HX6218/HX6136
Figure 3. Master Reset Timing
NOTE:
If
ENW
is held high during Master Reset, the parity is disabled.
Figure 4. Read Flag Update Timing
NOTE:
When an empty condition occors, the empty flag is set. The performance of another read requires at
least one write, on read clock to reset the empty flag and then an enabled read clock.
CKW
CKR
Data
Other
Flags
Tscmr
Tscmr
Tphmr
Valid Data
Tmrf
Tmrf
Tamr
All Data
Outputs Low
Tmrr
First
Write
Tmrr
MR
ENW
ENR
HF
Tpmr
high
Tfd
Enable
Write
Tskew2
Tskew1
Enable
Read
Flag
Update
Enable
Read
Latent Cycle
Tfd
Tfd
Tskew2
CKR
CKW
Flags
ENR
ENW
HF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HX84050BF | x40 SRAM Module |
| HX84050SN | x40 SRAM Module |
| HX84050SR | x40 SRAM Module |
| HX84050VF | x40 SRAM Module |
| HX84050VH | x40 SRAM Module |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HX6409TVFC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Synchronous FIFO |
| HX6409TVFT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Synchronous FIFO |
| HX6409TVHC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Synchronous FIFO |
| HX6409TVHT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Synchronous FIFO |
| HX6409TVNC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Synchronous FIFO |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。