- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367278 > HX6218DBNC x18 Synchronous FIFO PDF資料下載
參數(shù)資料
| 型號(hào)： | HX6218DBNC |
| 英文描述： | x18 Synchronous FIFO |
| 中文描述： | x18同步FIFO |
| 文件頁(yè)數(shù)： | 10/16頁(yè) |
| 文件大?。?/td> | 156K |
| 代理商： | HX6218DBNC |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)當(dāng)前第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
HX6409/HX6218/HX6136
10
Figure 6. Output Enable Timing
CKW
CKR
Flags
Tfd
Enable
Read
Tskew2
Tskew1
Enable
Write
Flag
Update
Enable
Write
Latent Cycle
Tfd
Tfd
Tskew2
ENW
ENR
Read M+1
Low
Tohz
Valid Data Word M
Tolz
Toe
Valid Data Word M+1
CKR
Data
ENR
OE
Figure 7. Parity Programming Mode
CKW
CKR
Data Out
Tscmr
Valid Data
Tckh
Tmrr
First Write
Tohmr
MR
ENW
ENR
Tsmrp
Data In
Tscmr
Parity
Word
Thmrp
Tsd
Thmrp
Tamr
Last Word
Tap
Parity
Write
Tftp
Tnd
Parity
Read
Tohp
Parity
Word
Tsmrp
Word
Tckh
Figure 5. Write Flag Update Timing
NOTE:
When a full condition occurs, the full flag is set. The performance of another write requires at least one
read, one write clock to reset the full flag and then one enabled write clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HX6218DBNT | x18 Synchronous FIFO |
| HX6218DBRC | x18 Synchronous FIFO |
| HX6218DBRT | x18 Synchronous FIFO |
| HX6218DSFC | x18 Synchronous FIFO |
| HX6218DSFT | x18 Synchronous FIFO |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HX6218DBNT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DBRC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DBRT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DENC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DENT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。