- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370474 > HD74AC107 (Hitachi,Ltd.) Dual JK Flip-Flop (with Separate Clear and Clock)(雙JK觸發(fā)器(帶獨(dú)立清除和時鐘)) PDF資料下載
參數(shù)資料
| 型號： | HD74AC107 |
| 廠商： | Hitachi,Ltd. |
| 英文描述： | Dual JK Flip-Flop (with Separate Clear and Clock)(雙JK觸發(fā)器(帶獨(dú)立清除和時鐘)) |
| 中文描述： | 雙JK觸發(fā)器（具有獨(dú)立清晰，時鐘）（雙JK觸發(fā)器（帶獨(dú)立清除和時鐘）） |
| 文件頁數(shù)： | 2/10頁 |
| 文件大小： | 57K |
| 代理商： | HD74AC107 |
HD74AC107/HD74ACT107
2
Logic Symbol
1
J
1
Q
1
Q
1
K
1
CP
1
C
D1
J
2
Q
2
Q
2
K
2
CP
2
C
D2
3
8
9
11
2
6
5
12
4
13
10
V
CC
= Pin14
GND = Pin7
Pin Names
J
1
, J
2
, K
1
, K
2
CP
1
,
CP
2
C
D1
,
C
D2
Q
1
, Q
2
,
Q
1
,
Q
2
Data Inputs
Clock Pulse Inputs (Active Falling Edge)
Direct Clear Inputs (Active Low)
Outputs
Truth Table
Inputs
Outputs
@ t
n
J
@ t
n + 1
Q
K
L
L
Qn
L
H
L
H
L
H
Q
n
H
H
L
t
n
t
n + 1
H
:
:
:
:
High Voltage Level
Low Voltage Level
Bit time before clock pulse.
Bit time after clock pulse.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HD74ACT112 | Dual JK Negative Edge-Triggered Flip-Flop |
| HD74AC112 | Dual JK Negative Edge-Triggered Flip-Flop(下降沿觸發(fā)雙JK觸發(fā)器) |
| HD74ACT161 | Synchronous Presettable Binary Counter(同步預(yù)置二進(jìn)制計數(shù)器) |
| HD74ACT163 | Synchronous Presettable Binary Counter(同步預(yù)置二進(jìn)制計數(shù)器) |
| HD74ACT280 | 9-bit Parity Generator/Checker |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HD74AC107/HD74ACT107 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| HD74AC107FP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FLIP-FLOP|DUAL|J/K TYPE|AC-CMOS|SOP|14PIN|PLASTIC |
| HD74AC107FPEL | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Dual JK Flip-Flop (with Separate Clear and Clock) |
| HD74AC107P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
| HD74AC107RP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FLIP-FLOP|DUAL|J/K TYPE|AC-CMOS|SOP|14PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。