- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄370461 > HD404848FS (Hitachi,Ltd.) 4-Bit Single-Chip Microcomputer PDF資料下載
參數(shù)資料
| 型號(hào)： | HD404848FS |
| 廠商： | Hitachi,Ltd. |
| 英文描述： | 4-Bit Single-Chip Microcomputer |
| 中文描述： | 4位單片機(jī) |
| 文件頁(yè)數(shù)： | 83/125頁(yè) |
| 文件大?。?/td> | 471K |
| 代理商： | HD404848FS |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)當(dāng)前第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)
HD404849 Series
83
STS wait state
(Octal counter = 000,
transmit clock disabled)
Transmit clock wait state
(Octal counter = 000)
Trans
fer
state
(Octal counter = 000)
MCU reset
00
SMRA write
04
STS instruction
01
Transmit clock
02
8 transmit clocks
03
STS instruction (IFS 1)
05
SMRA write (IFS 1)
06
External clock mode
STS wait state
(Octal counter = 000,
transmit clock disabled)
Transmit
clock wait state
(Octal counter = 000)
Transfer state
(Octal counter = 000)
SMRA write
14
STS instruction
11
Transmit clock
12
15
STS instruction (IFS 1)
8 transmit clocks
13
Internal clock mode
Clock continuous output state
(PMRA 0, 1 = 00)
SMRA write
18
Transmit clock
17
16
Note: Refer to the Operating States section for the corresponding encircled numbers.
MCU reset
10
SMRA write (IFS 1)
Figure 67 Serial Interface State Transitions
Output Level Control in Idle States:
In idle states, that is, STS wait state and transmit clock wait state,
the output level of the SO pin can be controlled by setting bit 1 (SMRB1) of serial mode register B (SMRB:
$028) to 0 or 1. The output level control example is shown in figure 68. Note that the output level cannot
be controlled in transfer state.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HD404848H | RELAY SOCKET |
| HD404848TF | PLASTIC-GRIP |
| HD404849 | TERMINAL |
| HD404849FS | TERMINAL |
| HD404849H | SPLICE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HD404848H | 制造商:HITACHI 制造商全稱(chēng):Hitachi Semiconductor 功能描述:4-Bit Single-Chip Microcomputer |
| HD404848TF | 制造商:HITACHI 制造商全稱(chēng):Hitachi Semiconductor 功能描述:4-Bit Single-Chip Microcomputer |
| HD404849 | 制造商:HITACHI 制造商全稱(chēng):Hitachi Semiconductor 功能描述:4-Bit Single-Chip Microcomputer |
| HD404849FS | 制造商:HITACHI 制造商全稱(chēng):Hitachi Semiconductor 功能描述:4-Bit Single-Chip Microcomputer |
| HD404849H | 制造商:HITACHI 制造商全稱(chēng):Hitachi Semiconductor 功能描述:4-Bit Single-Chip Microcomputer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。