- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370430 > HB54R1G9F2U-A75B (ELPIDA MEMORY INC) 1GB Registered DDR SDRAM DIMM PDF資料下載
參數(shù)資料
| 型號(hào)： | HB54R1G9F2U-A75B |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 1GB Registered DDR SDRAM DIMM |
| 中文描述： | 128M X 72 DDR DRAM MODULE, 0.75 ns, DMA184 |
| 封裝： | DIMM-184 |
| 文件頁(yè)數(shù)： | 9/16頁(yè) |
| 文件大小： | 159K |
| 代理商： | HB54R1G9F2U-A75B |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
HB54R1G9F2U-A75B/B75B/10B
Data Sheet E0192H30 (Ver. 3.0)
9
Differential Clock Net Wiring (CK0, /CK0)
120
240
(Typically two registers per DIMM)
0ns (nominal)
240
120
120
CK0
Notes: 1. The clock delay from the input of the PLL clock to the input of any SDRAM or register willl
be set to 0 ns (nominal).
2. Input, output and feedback clock lines are terminated from line to line as shown, and not
from line to ground.
3. Only one PLL output is shown per output type. Any additional PLL outputs will be wired
in a similar manner.
4. Termination resistors for feedback path clocks are located after the pins of the PLL.
C
/CK0
SDRAM
stack
SDRAM
stack
Register1
Register2
PLL
Feedback
IN
OUT1
OUT'N'
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HB54R1G9F2U | 1GB Registered DDR SDRAM DIMM |
| HB54R1G9F2 | 1GB Registered DDR SDRAM DIMM |
| HB54R1G9F2-10B | 1GB Registered DDR SDRAM DIMM |
| HB54R1G9F2-A75B | 1GB Registered DDR SDRAM DIMM |
| HB54R1G9F2-B75B | 1GB Registered DDR SDRAM DIMM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HB54R1G9F2U-B75B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1GB Registered DDR SDRAM DIMM |
| HB54R5128KN-10B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512MB DDR SDRAM SO DIMM |
| HB54R5128KN-A75B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512MB DDR SDRAM SO DIMM |
| HB54R5128KN-B75B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512MB DDR SDRAM SO DIMM |
| HB561003A-12 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x(8+1) Page Mode DRAM Module |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。