- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4520 > EX64-PTQ100I (Microsemi SoC)IC FPGA ANTIFUSE 3K 100-TQFP PDF資料下載
參數(shù)資料
| 型號： | EX64-PTQ100I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 47/48頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA ANTIFUSE 3K 100-TQFP |
| 標準包裝： | 90 |
| 系列： | EX |
| 邏輯元件/單元數(shù)： | 128 |
| 輸入/輸出數(shù)： | 56 |
| 門數(shù)： | 3000 |
| 電源電壓： | 2.3 V ~ 2.7 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁
eX FPGA Architecture and Characteristics
1-4
Revision 10
Table 1-1 describes the possible connections of the routed clock networks, CLKA and CLKB.
Unused clock pins must not be left floating and must be tied to HIGH or LOW.
Figure 1-5 eX HCLK Clock Pad
Figure 1-6 eX Routed Clock Buffer
Table 1-1 Connections of Routed Clock Networks, CLKA and CLKB
Module
Pins
C-Cell
A0, A1, B0 and B1
R-Cell
CLKA, CLKB, S0, S1, PSET, and CLR
I/O-Cell
EN
Constant Load
Clock Network
HCLKBUF
Clock Network
From Internal Logic
CLKBUF
CLKBUFI
CLKINT
CLKINTI
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EX64-PTQG100I | IC FPGA ANTIFUSE 3K 100-TQFP |
| EP4CE10E22C9L | IC CYCLONE IV FPGA 10K 144EQFP |
| EP4CE10E22C8 | IC CYCLONE IV FPGA 10K 144EQFP |
| BR25S128FVT-WE2 | IC EEPROM SPI 128KB 20MHZ 8TSSOP |
| AGL060V2-QNG132I | IC FPGA 1KB FLASH 60K 132-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EX64-PTQ100PP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs |
| EX64-PTQ128 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs |
| EX64-PTQ128I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs |
| EX64-PTQ128PP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs |
| EX64-PTQ180 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。