- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16452 > EVAL-ADV7842EB1Z (Analog Devices Inc)BOARD EVAL FOR ADV7842EB1Z PDF資料下載
參數(shù)資料
| 型號： | EVAL-ADV7842EB1Z |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 28/28頁 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR ADV7842EB1Z |
| 標準包裝： | 1 |
| 系列： | * |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁
ADV7842
Rev. B | Page 9 of 28
TIMING CHARACTERISTICS
Data and I2C Timing Characteristic
Table 5.
Parameter1
Symbol
Test Conditions/Comments
Min
Typ
Max
Unit
CLOCK AND CRYSTAL
Crystal Frequency, XTAL
28.63636
MHz
Crystal Frequency Stability
±50
ppm
Horizontal Sync Input Frequency
10
110
kHz
LLC Frequency Range
12.825
170
MHz
I2C PORTS
SCL Frequency
400
kHz
SCL Minimum Pulse Width High
t1
600
ns
SCL Minimum Pulse Width Low
t2
1.3
s
Start Condition Hold Time
t3
600
ns
Start Condition Setup Time
t4
600
ns
SDA Setup Time
t5
100
ns
SCL and SDA Rise Time
t6
1000
ns
SCL and SDA Fall Time
t7
300
ns
Stop Condition Setup Time
t8
0.6
s
TTX I2C PORTS
SCL Frequency
3.4
MHz
SCL Minimum Pulse Width High
t1
60
ns
SCL Minimum Pulse Width Low
t2
160
ns
Start Condition Hold Time
t3
160
ns
Start Condition Setup Time
t4
160
ns
SDA Setup Time
t5
10
ns
SCL and SDA Rise Time
t6
10
80
ns
SCL and SDA Fall Time
t7
10
80
ns
Stop Condition Setup Time
t8
160
ns
RESET FEATURE
Reset Pulse Width
5
ms
CLOCK OUTPUTS
LLC Mark-Space Ratio
t9:t10
45:55
55:45
% duty cycle
DATA AND CONTROL OUTPUTS2
Data Output Transition Time SDR (SDP)
t11
End of valid data to negative clock edge
2.9
4.6
ns
Data Output Transition Time SDR (SDP)
t12
Negative clock edge to start of valid data
0.2
0.6
ns
Data Output Transition Time SDR (CP)
t13
End of valid data to negative clock edge
1.5
2.2
ns
Data Output Transition Time SDR (CP)
t14
Negative clock edge to start of valid data
0.1
0.3
ns
I2S PORT, MASTER MODE
SCLK Mark-Space Ratio
t15:t16
45:55
55:45
% duty cycle
LRCLK Data Transition Time
t17
End of valid data to negative SCLK edge
10
ns
LRCLK Data Transition Time
t18
Negative SCLK edge to start of valid data
10
ns
I2Sx Data Transition Time
t19
End of valid data to negative SCLK edge
5
ns
I2Sx Data Transition Time
t20
Negative SCLK edge to start of valid data
5
ns
1
Guaranteed by characterization.
2
With the DLL block on output clock bypassed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 5053444034 | HEAT SHRINK TUBING |
| UPA0J102MPD6TD | CAP ALUM 1000UF 6.3V 20% RADIAL |
| 6278126-1 | SC DUPLEX/MT-RJ 1M1 C/A |
| 1-6278298-0 | MT-RJ TO ST SM 10M1 |
| REC3.5-2424SRW/R8/A | CONV DC/DC 3.5W 18-36VIN 24VOUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADV7842EB2Z | 功能描述:BOARD EVAL FOR ADV7842EB2Z RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 標準包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADV7844EB1Z | 功能描述:BOARD EVAL FOR ADV7844EB1Z RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 標準包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADV7850EB1Z | 制造商:AD 制造商全稱:Analog Devices 功能描述:Complete AV Front End |
| EVAL-ADV7850EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Complete AV Front End |
| EVAL-ADV8003EB1Z | 功能描述:視頻 IC 開發(fā)工具 RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Boards 類型:YPbPr to RGBHV Converters 工具用于評估:LMH1251 工作電源電壓:5 V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。