- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16533 > EVAL-ADV7842-7511 (Analog Devices Inc)BOARD EVAL FOR ADV7842-7511 PDF資料下載
參數(shù)資料
| 型號(hào)： | EVAL-ADV7842-7511 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 28/28頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR ADV7842-7511 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | * |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)當(dāng)前第28頁(yè)
ADV7842
Rev. B | Page 9 of 28
TIMING CHARACTERISTICS
Data and I2C Timing Characteristic
Table 5.
Parameter1
Symbol
Test Conditions/Comments
Min
Typ
Max
Unit
CLOCK AND CRYSTAL
Crystal Frequency, XTAL
28.63636
MHz
Crystal Frequency Stability
±50
ppm
Horizontal Sync Input Frequency
10
110
kHz
LLC Frequency Range
12.825
170
MHz
I2C PORTS
SCL Frequency
400
kHz
SCL Minimum Pulse Width High
t1
600
ns
SCL Minimum Pulse Width Low
t2
1.3
s
Start Condition Hold Time
t3
600
ns
Start Condition Setup Time
t4
600
ns
SDA Setup Time
t5
100
ns
SCL and SDA Rise Time
t6
1000
ns
SCL and SDA Fall Time
t7
300
ns
Stop Condition Setup Time
t8
0.6
s
TTX I2C PORTS
SCL Frequency
3.4
MHz
SCL Minimum Pulse Width High
t1
60
ns
SCL Minimum Pulse Width Low
t2
160
ns
Start Condition Hold Time
t3
160
ns
Start Condition Setup Time
t4
160
ns
SDA Setup Time
t5
10
ns
SCL and SDA Rise Time
t6
10
80
ns
SCL and SDA Fall Time
t7
10
80
ns
Stop Condition Setup Time
t8
160
ns
RESET FEATURE
Reset Pulse Width
5
ms
CLOCK OUTPUTS
LLC Mark-Space Ratio
t9:t10
45:55
55:45
% duty cycle
DATA AND CONTROL OUTPUTS2
Data Output Transition Time SDR (SDP)
t11
End of valid data to negative clock edge
2.9
4.6
ns
Data Output Transition Time SDR (SDP)
t12
Negative clock edge to start of valid data
0.2
0.6
ns
Data Output Transition Time SDR (CP)
t13
End of valid data to negative clock edge
1.5
2.2
ns
Data Output Transition Time SDR (CP)
t14
Negative clock edge to start of valid data
0.1
0.3
ns
I2S PORT, MASTER MODE
SCLK Mark-Space Ratio
t15:t16
45:55
55:45
% duty cycle
LRCLK Data Transition Time
t17
End of valid data to negative SCLK edge
10
ns
LRCLK Data Transition Time
t18
Negative SCLK edge to start of valid data
10
ns
I2Sx Data Transition Time
t19
End of valid data to negative SCLK edge
5
ns
I2Sx Data Transition Time
t20
Negative SCLK edge to start of valid data
5
ns
1
Guaranteed by characterization.
2
With the DLL block on output clock bypassed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LBR2012T100M | INDUCTOR WOUND 10UH 150MA 0805 |
| FCBP110LD1L30 | CABLE 10.5GBPS 30M LASERWIRE |
| ADCLK950/PCBZ | BOARD EVALUATION FOR ADCLK950 |
| VI-J03-EZ-S | CONVERTER MOD DC/DC 24V 25W |
| FCBP110LD1L20S | KIT 20M LASERWIRE SFP+ |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADV7842-7511P | 功能描述:BOARD EVAL FOR ADV7842-7511P RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-ADV7842EB1Z | 功能描述:BOARD EVAL FOR ADV7842EB1Z RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADV7842EB2Z | 功能描述:BOARD EVAL FOR ADV7842EB2Z RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADV7844EB1Z | 功能描述:BOARD EVAL FOR ADV7844EB1Z RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADV7850EB1Z | 制造商:AD 制造商全稱:Analog Devices 功能描述:Complete AV Front End |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。