參數(shù)資料
型號(hào)： EPM7512AEFC256-12N
廠商： Altera
文件頁(yè)數(shù)： 49/64頁(yè)
文件大小： 0K
描述： IC MAX 7000 CPLD 512 256-FBGA
標(biāo)準(zhǔn)包裝： 90
系列： MAX® 7000A
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 12.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 32
宏單元數(shù)： 512
門數(shù)： 10000
輸入/輸出數(shù)： 212
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 256-BGA
供應(yīng)商設(shè)備封裝： 256-FBGA（17x17）
包裝： 托盤
Altera Corporation
53
MAX 7000A Programmable Logic Device Data Sheet
Table 30. EPM7256A Internal Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-6
-7
-10
-12
Min
Max
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.3
0.4
0.5
0.6
ns
tIO
I/O input pad and buffer
delay
0.3
0.4
0.5
0.6
ns
tFIN
Fast input delay
2.4
3.0
3.4
3.8
ns
tSEXP
Shared expander delay
2.8
3.5
4.7
5.6
ns
tPEXP
Parallel expander delay
0.5
0.6
0.8
1.0
ns
tLAD
Logic array delay
2.5
3.1
4.2
5.0
ns
tLAC
Logic control array delay
2.5
3.1
4.2
5.0
ns
tIOE
Internal output enable
delay
0.2
0.3
0.4
0.5
ns
tOD1
Output buffer and pad
delay, slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
0.3
0.4
0.5
0.6
ns
tOD2
Output buffer and pad
delay, slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
0.8
0.9
1.0
1.1
ns
tOD3
Output buffer and pad
delay slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
5.3
5.4
5.5
5.6
ns
tZX1
Output buffer enable
delay slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
4.0
5.0
ns
tZX2
Output buffer enable
delay slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
4.5
5.5
ns
tZX3
Output buffer enable
delay slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
9.0
10.0
ns
tXZ
Output buffer disable
delay
C1 = 5 pF
4.0
5.0
ns
tSU
Register setup time
1.0
1.3
1.7
2.0
ns
tH
Register hold time
1.7
2.4
3.7
4.7
ns
tFSU
Register setup time of fast
input
1.2
1.4
ns
tFH
Register hold time of fast
input
1.3
1.6
ns
tRD
Register delay
1.6
2.0
2.7
3.2
ns
相關(guān)PDF資料
PDF描述
GCM03DSXN CONN EDGECARD 6POS DIP .156 SLD
RSO-2415DZ CONV DC/DC 1W 9-36VIN +/-15VOUT
EPM7512AEFC256-12 IC MAX 7000 CPLD 512 256-FBGA
RSO-2409DZ CONV DC/DC 1W 9-36VIN +/-09VOUT
VE-B01-CY-F1 CONVERTER MOD DC/DC 12V 50W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM7512AEFC256-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 212 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7512AEFC256-7N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 212 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7512AEFI25610 制造商:ALTERA 功能描述:NEW
EPM7512AEFI256-10 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 212 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7512AEFI256-10N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 212 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*