Notes to tables: (1) These values are specified under the recommende" />
參數(shù)資料
型號： EPM7128EQC100-15
廠商： Altera
文件頁數(shù)： 46/66頁
文件大?。?/td> 0K
描述： IC MAX 7000 CPLD 128 100-PQFP
標準包裝： 66
系列： MAX® 7000
可編程類型： 系統(tǒng)內可編程
最大延遲時間 tpd(1)： 15.0ns
電壓電源 - 內部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 128
門數(shù)： 2500
輸入/輸出數(shù)： 84
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 100-BQFP
供應商設備封裝： 100-PQFP（14x20）
包裝： 托盤
其它名稱： 544-2323-5
50
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
These values are specified under the recommended operating conditions shown in Table 14. See Figure 13 for more
information on switching waveforms.
(2)
This minimum pulse width for preset and clear applies for both global clear and array controls. The tLPA parameter
must be added to this minimum width if the clear or reset signal incorporates the tLAD parameter into the signal
path.
(3)
This parameter is a guideline that is sample-tested only and is based on extensive device characterization. This
parameter applies for both global and array clocking.
(4)
These parameters are measured with a 16-bit loadable, enabled, up/down counter programmed into each LAB.
(5)
The fMAX values represent the highest frequency for pipelined data.
(6)
Operating conditions: VCCIO = 3.3 V ± 10% for commercial and industrial use.
(7)
For EPM7064S-5, EPM7064S-6, EPM7128S-6, EPM7160S-6, EPM7160S-7, EPM7192S-7, and EPM7256S-7 devices,
these values are specified for a PIA fan-out of one LAB (16 macrocells). For each additional LAB fan-out in these
devices, add an additional 0.1 ns to the PIA timing value.
(8)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tEN, tSEXP, tACL, and tCPPW parameters for macrocells
running in the low-power mode.
tH
Register hold time
1.7
3.0
4.0
ns
tFSU
Register setup time of fast
input
2.3
3.0
2.0
ns
tFH
Register hold time of fast
input
0.7
0.5
1.0
ns
tRD
Register delay
1.4
2.0
1.0
ns
tCOMB
Combinatorial delay
1.2
2.0
1.0
ns
tIC
Array clock delay
3.2
5.0
6.0
ns
tEN
Register enable time
3.1
5.0
6.0
ns
tGLOB
Global control delay
2.5
1.0
ns
tPRE
Register preset time
2.7
3.0
4.0
ns
tCLR
Register clear time
2.7
3.0
4.0
ns
tPIA
PIA delay
2.4
1.0
2.0
ns
tLPA
Low-power adder
10.0
11.0
13.0
ns
Table 36. EPM7192S Internal Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
-15
Min
Max
Min
Max
Min
Max
相關PDF資料
PDF描述
GBC07DREN CONN EDGECARD 14POS .100 EYELET
GEC08DRTS CONN EDGECARD 16POS DIP .100 SLD
TAJA475K016H CAP TANT 4.7UF 16V 10% 1206
EPM7128ELI84-20 IC MAX 7000 CPLD 128 84-PLCC
TAJA225M016HNJ CAP TANT 2.2UF 16V 20% 1206
相關代理商/技術參數(shù)
參數(shù)描述
EPM7128EQC100-20 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128EQC100-20YY 制造商:Altera Corporation 功能描述:CPLD MAX 7000 Family 2.5K Gates 128 Macro Cells 62.5MHz CMOS Technology 5V 100-Pin PQFP
EPM7128EQC100-7 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128EQC160-10 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128EQC160-12 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*