- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19549 > EPM7064LC68-12 (Altera)IC MAX 7000 CPLD 64 68-PLCC PDF資料下載
參數(shù)資料
| 型號： | EPM7064LC68-12 |
| 廠商： | Altera |
| 文件頁數(shù)： | 1/66頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MAX 7000 CPLD 64 68-PLCC |
| 標準包裝： | 216 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內可編程 |
| 最大延遲時間 tpd(1)： | 12.0ns |
| 電壓電源 - 內部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 4 |
| 宏單元數(shù)： | 64 |
| 門數(shù)： | 1250 |
| 輸入/輸出數(shù)： | 52 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應商設備封裝： | 68-PLCC（24x24） |
| 包裝： | 管件 |
| 其它名稱： | 544-2301-5 |
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Altera Corporation
1
MAX 7000
Programmable Logic
Device Family
September 2005, ver. 6.7
Data Sheet
DS-MAX7000-6.7
Features...
■
High-performance, EEPROM-based programmable logic devices
(PLDs) based on second-generation MAX architecture
■
5.0-V in-system programmability (ISP) through the built-in
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface available in
MAX 7000S devices
–
ISP circuitry compatible with IEEE Std. 1532
■
Includes 5.0-V MAX 7000 devices and 5.0-V ISP-based MAX 7000S
devices
■
Built-in JTAG boundary-scan test (BST) circuitry in MAX 7000S
devices with 128 or more macrocells
■
Complete EPLD family with logic densities ranging from 600 to
■
5-ns pin-to-pin logic delays with up to 175.4-MHz counter
frequencies (including interconnect)
■
PCI-compliant devices available
f For information on in-system programmable 3.3-V MAX 7000A or 2.5-V
MAX 7000B devices, see the MAX 7000A Programmable Logic Device Family
Table 1. MAX 7000 Device Features
Feature
EPM7032
EPM7064
EPM7096
EPM7128E
EPM7160E
EPM7192E
EPM7256E
Usable
gates
600
1,250
1,800
2,500
3,200
3,750
5,000
Macrocells
32
64
96
128
160
192
256
Logic array
blocks
246
8
10
12
16
Maximum
user I/O pins
36
68
76
100
104
124
164
tPD (ns)
6
7.5
10
12
tSU (ns)
5
6677
7
tFSU (ns)
2.5
3333
3
tCO1 (ns)
4
4.5
5
6
fCNT (MHz)
151.5
125.0
100.0
90.9
相關PDF資料 |
PDF描述 |
|---|---|
| TRJB105K050RRJ | CAP TANT 1UF 60V 10% 1210 |
| RS3BB-13-F | DIODE FAST REC 100V 3A SMB |
| VI-2VV-CY-F2 | CONVERTER MOD DC/DC 5.8V 50W |
| EEC07DRXI-S734 | CONN EDGECARD 14POS DIP .100 SLD |
| TAP226J010SCS | CAP TANT 22UF 10V 5% RADIAL |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7064LC68-15 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 52 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064LC687 | 制造商:ALTERA 功能描述:* |
| EPM7064LC68-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 52 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064LC84-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064LC84-10YY | 制造商:Altera Corporation 功能描述:CPLD MAX 7000 Family 1.25K Gates 64 Macro Cells 100MHz CMOS Technology 5V 84-Pin PLCC |
發(fā)布緊急采購，3分鐘左右您將得到回復。