<tt id="odhy8"><dl id="odhy8"><strike id="odhy8"></strike></dl></tt>
  • <rt id="odhy8"><dl id="odhy8"><s id="odhy8"></s></dl></rt>
    <code id="odhy8"><pre id="odhy8"><output id="odhy8"></output></pre></code>
    <code id="odhy8"></code>
  • 參數(shù)資料
    型號(hào): EPM7064AETC100-4
    廠商: Altera
    文件頁(yè)數(shù): 35/64頁(yè)
    文件大?。?/td> 0K
    描述: IC MAX 7000 CPLD 64 100-TQFP
    產(chǎn)品變化通告: Bond Wire Change 4/Sept/2008
    標(biāo)準(zhǔn)包裝: 270
    系列: MAX® 7000A
    可編程類型: 系統(tǒng)內(nèi)可編程
    最大延遲時(shí)間 tpd(1): 4.5ns
    電壓電源 - 內(nèi)部: 3 V ~ 3.6 V
    邏輯元件/邏輯塊數(shù)目: 4
    宏單元數(shù): 64
    門(mén)數(shù): 1250
    輸入/輸出數(shù): 68
    工作溫度: 0°C ~ 70°C
    安裝類型: 表面貼裝
    封裝/外殼: 100-TQFP
    供應(yīng)商設(shè)備封裝: 100-TQFP(14x14)
    包裝: 托盤(pán)
    其它名稱: 544-1189
    40
    Altera Corporation
    MAX 7000A Programmable Logic Device Data Sheet
    Table 21. EPM7128AE External Timing Parameters
    Symbol
    Parameter
    Conditions
    Speed Grade
    Unit
    -5
    -7
    -10
    Min
    Max
    Min
    Max
    Min
    Max
    tPD1
    Input to non-
    registered output
    C1 = 35 pF
    5.0
    7.5
    10
    ns
    tPD2
    I/O input to non-
    registered output
    C1 = 35 pF
    5.0
    7.5
    10
    ns
    tSU
    Global clock setup
    time
    3.3
    4.9
    6.6
    ns
    tH
    Global clock hold time (2)
    0.0
    ns
    tFSU
    Global clock setup
    time of fast input
    2.5
    3.0
    ns
    tFH
    Global clock hold time
    of fast input
    0.0
    ns
    tCO1
    Global clock to output
    delay
    C1 = 35 pF
    1.0
    3.4
    1.0
    5.0
    1.0
    6.6
    ns
    tCH
    Global clock high time
    2.0
    3.0
    4.0
    ns
    tCL
    Global clock low time
    2.0
    3.0
    4.0
    ns
    tASU
    Array clock setup time (2)
    1.8
    2.8
    3.8
    ns
    tAH
    Array clock hold time
    0.2
    0.3
    0.4
    ns
    tACO1
    Array clock to output
    delay
    C1 = 35 pF
    1.0
    4.9
    1.0
    7.1
    1.0
    9.4
    ns
    tACH
    Array clock high time
    2.0
    3.0
    4.0
    ns
    tACL
    Array clock low time
    2.0
    3.0
    4.0
    ns
    tCPPW
    Minimum pulse width
    for clear and preset
    2.0
    3.0
    4.0
    ns
    tCNT
    Minimum global clock
    period
    5.2
    7.7
    10.2
    ns
    fCNT
    Maximum internal
    global clock frequency
    192.3
    129.9
    98.0
    MHz
    tACNT
    Minimum array clock
    period
    5.2
    7.7
    10.2
    ns
    fACNT
    Maximum internal
    array clock frequency
    192.3
    129.9
    98.0
    MHz
    相關(guān)PDF資料
    PDF描述
    AP1117K50L-U IC REG LDO 5V 1A TO-263
    NME2415DC CONV DC/DC 1W 24VIN 15V DIP SGL
    EPM7128SQC160-7 IC MAX 7000 CPLD 128 160-PQFP
    TRJA334K050RRJ CAP TANT 0.33UF 50V 10% 1206
    TRJA224M050RRJ CAP TANT 0.22UF 50V 20% 1206
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    EPM7064AETC100-4N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    EPM7064AETC100-5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD
    EPM7064AETC1007 制造商:Altera Corporation 功能描述:
    EPM7064AETC100-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    EPM7064AETC100-7N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100