tCLR Register clear time 1." />
參數(shù)資料
型號(hào)： EPM3128ATI100-10
廠商： Altera
文件頁(yè)數(shù)： 26/46頁(yè)
文件大?。?/td> 0K
描述： IC MAX 3000A CPLD 128 100-TQFP
產(chǎn)品變化通告： Bond Wire Change 4/Sept/2008
標(biāo)準(zhǔn)包裝： 270
系列： MAX® 3000A
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 128
門(mén)數(shù)： 2500
輸入/輸出數(shù)： 80
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 100-TQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤(pán)
產(chǎn)品目錄頁(yè)面： 603 (CN2011-ZH PDF)
其它名稱： 544-1169
32
Altera Corporation
MAX 3000A Programmable Logic Device Family Data Sheet
tCLR
Register clear time
1.3
2.1
2.9
ns
tPIA
PIA delay
1.0
1.7
2.3
ns
tLPA
Low–power adder
3.5
4.0
5.0
ns
Table 20. EPM3128A External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
–5
–7
–10
Min
Max
Min
Max
Min
Max
tPD1
Input to non–
registered output
C1 = 35 pF
5.0
7.5
10
ns
tPD2
I/O input to non–
registered output
C1 = 35 pF
5.0
7.5
10
ns
tSU
Global clock setup
time
3.3
4.9
6.6
ns
tH
Global clock hold time (2)
0.0
ns
tCO1
Global clock to output
delay
C1 = 35 pF
1.0
3.4
1.0
5.0
1.0
6.6
ns
tCH
Global clock high time
2.0
3.0
4.0
ns
tCL
Global clock low time
2.0
3.0
4.0
ns
tASU
Array clock setup time (2)
1.8
2.8
3.8
ns
tAH
Array clock hold time
0.2
0.3
0.4
ns
tACO1
Array clock to output
delay
C1 = 35 pF
1.0
4.9
1.0
7.1
1.0
9.4
ns
tACH
Array clock high time
2.0
3.0
4.0
ns
tACL
Array clock low time
2.0
3.0
4.0
ns
tCPPW
Minimum pulse width
for clear and preset
2.0
3.0
4.0
ns
tCNT
Minimum global clock
period
5.2
7.7
10.2
ns
fCNT
Maximum internal
global clock frequency
192.3
129.9
98.0
MHz
tACNT
Minimum array clock
period
5.2
7.7
10.2
ns
Table 19. EPM3064A Internal Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
–4
–7
–10
Min
Max
Min
Max
Min
Max
相關(guān)PDF資料
PDF描述
VE-B1H-CY-F3 CONVERTER MOD DC/DC 52V 50W
EPM3128ATC100-7N IC MAX 3000A CPLD 128 100-TQFP
MIC2583-MYQS IC CTRLR HOT SWAP 200MV 16-QSOP
VE-J1K-CW-B1 CONVERTER MOD DC/DC 40V 100W
TXA107M030P1G CAP TANT 100UF 30V 20% AXIAL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM3128ATI10010N 制造商:Altera Corporation 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz CMOS Technology 3.3V 100-Pin TQFP 制造商:Altera Corporation 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz 3.3V 100-Pin TQFP 制造商:Altera 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz CMOS Technology 3.3V 100-Pin TQFP 制造商:Altera 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz 3.3V 100-Pin TQFP
EPM3128ATI100-10N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 80 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3128ATI144-10 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 96 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3128ATI144-10N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 96 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3256A 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*