日韩视频无码日韩视频又2021,欧美性猛交黑人,无码av岛国片在线播放

Copyright 2007 Cirrus Logic, Inc. xix EP93xx User’s Guide Table 8-2. bpp Memory Organiz" />

您好，
買賣IC網(wǎng)歡迎您。
請登錄
免費注冊

您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1920 > EP9315-IBZ (Cirrus Logic Inc)IC ARM9 SOC ENH UNIV 352PBGA PDF資料下載

參數(shù)資料

型號：	EP9315-IBZ
廠商：	Cirrus Logic Inc
文件頁數(shù)：	18/106頁
文件大小：	0K
描述：	IC ARM9 SOC ENH UNIV 352PBGA
標準包裝：	40
系列：	EP9
核心處理器：	ARM9
芯體尺寸：	16/32-位
速度：	200MHz
連通性：	EBI/EMI，EIDE，以太網(wǎng)，I²C，IrDA，鍵盤/觸摸屏，PCMCIA，SPI，UART/USART，USB
外圍設備：	AC'97，DMA，I²S，LCD，LED，MaverickKey，POR，PWM，WDT
輸入/輸出數(shù)：	16
程序存儲器類型：	ROMless
RAM 容量：	32K x 8
電壓 - 電源 (Vcc/Vdd)：	1.65 V ~ 3.6 V
數(shù)據(jù)轉(zhuǎn)換器：	A/D 8x12b
振蕩器型：	外部
工作溫度：	-40°C ~ 85°C
封裝/外殼：	352-BGA
包裝：	托盤
配用：	598-1144-ND - KIT DEVELOPMENT EP9315 ARM9
其它名稱：	598-1263

第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁

DS785UM1

Copyright 2007 Cirrus Logic, Inc.

xix

EP93xx User’s Guide

Table 8-2. bpp Memory Organization............................................................................................................8-5

Table 8-3. 4 bpp Memory Organization.........................................................................................................8-5

Table 8-4. 8 bpp Memory Organization.........................................................................................................8-6

Table 8-5. 16 bpp Memory Organization.......................................................................................................8-6

Table 8-6. 24 bpp Packed Memory Organization (4 pixel/ 3 words) .............................................................8-7

Table 8-7. 24 bpp Unpacked Memory Organization (1 pixel/ 1 word) ...........................................................8-7

Table 8-8. Transfer Example 1......................................................................................................................8-8

Table 8-9. Transfer Example 2......................................................................................................................8-9

Table 8-10. Transfer Example 3....................................................................................................................8-9

Table 8-11. Transfer Example 4....................................................................................................................8-9

Table 8-12. Transfer Example 5....................................................................................................................8-9

Table 8-13. 4 BPP Memory Layout for Source Image.................................................................................8-10

Table 8-14. 4 BPP Memory Layout for Destination Image ..........................................................................8-10

Table 8-15. 8 BPP Memory Layout for Source Image.................................................................................8-11

Table 8-16. 8 BPP Memory Layout for Destination Image ..........................................................................8-11

Table 8-17. 16 BPP Memory Layout for Source Image...............................................................................8-11

Table 8-18. 16 BPP Memory Layout for Destination Image ........................................................................8-12

Table 8-19. 24 BPP Memory Layout for Source Image...............................................................................8-12

Table 8-20. 24 BPP Memory Layout for Destination Image .......................................................................8-13

Table 8-21. Words Needed for Six 24-Bit Pixels .........................................................................................8-19

Table 8-22. Graphics Accelerator Registers ...............................................................................................8-22

Table 8-23. Pixel Mode Encoding ...............................................................................................................8-30

Table 9-1. FIFO RAM Address Map..............................................................................................................9-3

Table 9-2. RXCtl.MA and RXCtl.IAHA[0] Relationships ..............................................................................9-10

Table 9-3. Ethernet Register List.................................................................................................................9-40

Table 9-4. Individual Accept, RxFlow Control Enable and Pause Accept Bits ............................................9-42

Table 9-5. Address Filter Pointer.................................................................................................................9-52

Table 10-1. Data Transfer Size .................................................................................................................10-18

Table 10-2. M2P DMA Bus Arbitration ......................................................................................................10-19

Table 10-3. DMA Memory Map .................................................................................................................10-20

Table 10-4. Internal M2P/P2M Channel Register Map..............................................................................10-21

Table 10-5. PPALLOC Register Bits Decode for a Transmit Channel ......................................................10-24

Table 10-6. PPALLOC Register Bits Decode for a Receive Channel .......................................................10-24

Table 10-7. PPALLOC Register Reset Values..........................................................................................10-24

Table 10-8. PPALLOC Register Reset Values..........................................................................................10-30

Table 10-9. BWC Decode Values .............................................................................................................10-33

Table 10-10. DMA Global Interrupt (DMAGlInt) Register ..........................................................................10-45

相關PDF資料	PDF描述
EP9315-IB	IC ARM920T MCU 200MHZ 352-PBGA
EPC1064LI20	IC CONFIG DEVICE 65KBIT 20-PLCC
EPC16UC88AA	IC CONFIG DEVICE 16MBIT 88-UBGA
EPCS16SI16N	IC CONFIG DEVICE 16MBIT 16-SOIC
EPF10K10AQI208-3	IC FLEX 10KA FPGA 10K 208-PQFP

相關代理商/技術參數(shù)	參數(shù)描述
EP9316	制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:14 Pin DIP 5 Tap Low-Profile TTL Compatible Active Delay Lines
EP9317	制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:14 Pin DIP 5 Tap Low-Profile TTL Compatible Active Delay Lines
EP9318	制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:14 Pin DIP 5 Tap Low-Profile TTL Compatible Active Delay Lines
EP9319	制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:14 Pin DIP 5 Tap Low-Profile TTL Compatible Active Delay Lines
EP9320	制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:14 Pin DIP 5 Tap Low-Profile TTL Compatible Active Delay Lines

發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數(shù)量	廠商	批號	封裝

添加更多采購

我的聯(lián)系方式

*

*

*

<progress id="paeiy"><menu id="paeiy"></menu></progress>

<strong id="paeiy"></strong>

<label id="paeiy"></label>