• 參數(shù)資料
    型號： EP4CE55F29C8LN
    廠商： Altera
    文件頁數(shù)： 22/42頁
    文件大小： 0K
    描述： IC CYCLONE IV FPGA 55K 780FBGA
    產品培訓模塊： Three Reasons to Use FPGA's in Industrial Designs
    Cyclone IV FPGA Family Overview
    特色產品： Cyclone? IV FPGAs
    標準包裝： 36
    系列： CYCLONE® IV E
    LAB/CLB數(shù)： 3491
    邏輯元件/單元數(shù)： 55856
    RAM 位總計： 2396160
    輸入/輸出數(shù)： 374
    電源電壓： 0.97 V ~ 1.03 V
    安裝類型： 表面貼裝
    工作溫度： 0°C ~ 85°C
    封裝/外殼： 780-BBGA
    供應商設備封裝： 780-FBGA（29x29）
    Chapter 1: Cyclone IV Device Datasheet
    1–29
    Switching Characteristics
    December 2013
    Altera Corporation
    tLOCK (3)
    —
    1
    —
    —1—
    —
    1
    —
    —1—
    —
    1
    ms
    Notes to Table 1–31:
    (1) Applicable for true RSDS and emulated RSDS_E_3R transmitter.
    (2) Cyclone IV E devices—true RSDS transmitter is only supported at the output pin of Row I/O Banks 1, 2, 5, and 6. Emulated RSDS transmitter is supported at the
    output pin of all I/O Banks.
    Cyclone IV GX devices—true RSDS transmitter is only supported at the output pin of Row I/O Banks 5 and 6. Emulated RSDS transmitter is supported at the output
    pin of I/O Banks 3, 4, 5, 6, 7, 8, and 9.
    (3) tLOCK is the time required for the PLL to lock from the end-of-device configuration.
    (4) Cyclone IV E 1.0 V core voltage devices only support C8L, C9L, and I8L speed grades. Cyclone IV E 1.2 V core voltage devices only support C6, C7, C8, I7, and A7
    speed grades. Cyclone IV GX devices only support C6, C7, C8, and I7 speed grades.
    Table 1–31. RSDS Transmitter Timing Specifications for Cyclone IV Devices (1), (2), (4) (Part 2 of 2)
    Symbol
    Modes
    C6
    C7, I7
    C8, A7
    C8L, I8L
    C9L
    Unit
    Min
    Typ
    Max Min
    Typ
    Max
    Min
    Typ
    Max
    Min
    Typ
    Max
    Min
    Typ
    Max
    Table 1–32. Emulated RSDS_E_1R Transmitter Timing Specifications for Cyclone IV Devices (1), (3) (Part 1 of 2)
    Symbol
    Modes
    C6
    C7, I7
    C8, A7
    C8L, I8L
    C9L
    Unit
    Min
    Typ
    Max
    Min
    Typ
    Max
    Min
    Typ
    Max
    Min
    Typ
    Max
    Min
    Typ
    Max
    fHSCLK (input
    clock
    frequency)
    ×10
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    72.5
    MHz
    ×8
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    72.5
    MHz
    ×7
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    72.5
    MHz
    ×4
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    72.5
    MHz
    ×2
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    85
    5
    —
    72.5
    MHz
    ×1
    5
    —
    170
    5
    —
    170
    5
    —
    170
    5
    —
    170
    5
    —
    145
    MHz
    Device
    operation in
    Mbps
    ×10
    100
    —
    170
    100
    —
    170
    100
    —
    170
    100
    —
    170
    100
    —
    145
    Mbps
    ×8
    80
    —
    170
    80
    —
    170
    80
    —
    170
    80
    —
    170
    80
    —
    145
    Mbps
    ×7
    70
    —
    170
    70
    —
    170
    70
    —
    170
    70
    —
    170
    70
    —
    145
    Mbps
    ×4
    40
    —
    170
    40
    —
    170
    40
    —
    170
    40
    —
    170
    40
    —
    145
    Mbps
    ×2
    20
    —
    170
    20
    —
    170
    20
    —
    170
    20
    —
    170
    20
    —
    145
    Mbps
    ×1
    10
    —
    170
    10
    —
    170
    10
    —
    170
    10
    —
    170
    10
    —
    145
    Mbps
    tDUTY
    —
    45
    —
    55
    45
    —
    55
    45
    —
    55
    45
    —
    55
    45
    —
    55
    %
    TCCS
    —
    200
    —
    200
    —
    200
    —
    200
    —
    200
    ps
    Output jitter
    (peak to peak)
    —
    500
    —
    500
    —
    550
    —
    600
    —
    700
    ps
    tRISE
    20 – 80%,
    CLOAD =
    5pF
    —
    500
    —
    500
    —
    500
    —
    500
    —
    500
    —
    ps
    tFALL
    20 – 80%,
    CLOAD =
    5pF
    —
    500
    —
    500
    —
    500
    —
    500
    —
    500
    —
    ps
    相關PDF資料
    PDF描述
    AFS600-PQ208I IC FPGA 4MB FLASH 600K 208PQFP
    24AA04HT-I/MNY IC EEPROM 4KBIT 400KHZ 8TDFN
    AFS600-PQG208I IC FPGA 4MB FLASH 600K 208PQFP
    M1AFS600-PQ208I IC FPGA 4MB FLASH 600K 208-PQFP
    24LC04BHT-I/MNY IC EEPROM 4KBIT 400KHZ 8TDFN
    相關代理商/技術參數(shù)
    參數(shù)描述
    EP4CE55F29C8N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 3491 LABs 374 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP4CE55F29C9L 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 3491 LABs 374 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP4CE55F29C9LN 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 3491 LABs 374 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP4CE55F29I7 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 3491 LABs 374 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP4CE55F29I7N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 3491 LABs 374 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
    發(fā)布緊急采購，3分鐘左右您將得到回復。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *