• <menuitem id="i1kxo"><input id="i1kxo"></input></menuitem>
  • <dfn id="i1kxo"></dfn>
  • <dd id="i1kxo"></dd><table id="i1kxo"><pre id="i1kxo"></pre></table>
    參數(shù)資料
    型號: EP20K60ERC208-1ES
    元件分類: 電源監(jiān)測
    英文描述: Dual Voltage Monitor with Intergrated CPU Supervisor
    中文描述: 雙電壓監(jiān)視器集成CPU監(jiān)控
    文件頁數(shù): 48/114頁
    文件大?。?/td> 1623K
    代理商: EP20K60ERC208-1ES
    Altera Corporation
    39
    APEX 20K Programmable Logic Device Family Data Sheet
    Figure 25. APEX 20K Bidirectional I/O Registers
    Note:
    (1)
    The output enable and input registers are LE registers in the LAB adjacent to the bidirectional pin.
    VCC
    OE[7..0]
    CLK[1..0]
    ENA[5..0]
    CLRn[1..0]
    Peripheral Control
    Bus
    CLRN
    D
    Q
    ENA
    VCC
    2 Dedicated
    Clock Inputs
    Chip-Wide
    Output Enable
    CLK[3..2]
    2
    12
    VCC
    Chip-Wide
    Reset
    Input Pin to
    Core Delay
    Slew-Rate
    Control
    VCCIO
    Optional
    PCI Clamp
    Output Register
    t
    Delay
    Core to Output
    Register Delay
    Input Pin to Input
    Register Delay
    CLRN
    DQ
    ENA
    VCC
    Chip-Wide
    Reset
    Input Register
    Output Register
    CLRN
    DQ
    ENA
    Chip-Wide Reset
    VCC
    OE Register
    VCC
    4 Dedicated
    Inputs
    Row, Column,
    or Local Interconnect
    CO
    Open-Drain
    Output
    相關(guān)PDF資料
    PDF描述
    EP20K60ERC208-2ES Dual Voltage Monitor with Intergrated CPU Supervisor
    EP20K60ERC208-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
    EP20K60ERC240-1ES FPGA
    EP20K60ERC240-2ES FPGA
    EP20K60ERC240-3ES FPGA
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    EP20K60ERC208-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
    EP20K60ERC208-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
    EP20K60ERC240-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
    EP20K60ERC240-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
    EP20K60ERC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA