- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97920 > EP20K60EQC240-3ES Dual Voltage Monitor with Intergrated CPU Supervisor PDF資料下載
參數(shù)資料
| 型號： | EP20K60EQC240-3ES |
| 元件分類： | 電源監(jiān)測 |
| 英文描述： | Dual Voltage Monitor with Intergrated CPU Supervisor |
| 中文描述： | 雙電壓監(jiān)視器集成CPU監(jiān)控 |
| 文件頁數(shù)： | 86/114頁 |
| 文件大小： | 1623K |
| 代理商： | EP20K60EQC240-3ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當(dāng)前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
Altera Corporation
73
APEX 20K Programmable Logic Device Family Data Sheet
Figures 38 and 39 show the asynchronous and synchronous timing
waveforms, respectively, for the ESB macroparameters in Table 35.
Figure 38. ESB Asynchronous Timing Waveforms
ESB Asynchronous Write
ESB Asynchronous Read
RE
a0
d0
d3
tESBARC
a1
a2
a3
d2
d1
Rdaddress
Data-Out
WE
a0
din1
dout2
tESBDD
a1
a2
din1
din0
tESBWCCOMB
tESBWASU
tESBWAH
tESBWDH
tESBWDSU
tESBWP
din0
Data-In
Wraddress
Data-Out
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K60EQI208-1ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K60EQI208-2ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K60ERI240-1ES | FPGA |
| EP20K60ERI240-2ES | FPGA |
| EP20K60ERI240-3ES | FPGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K60EQI208-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EQI208-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EQI208-2X | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EP20K60EQI208-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EQI240-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。