- 您現(xiàn)在的位置：買賣IC網 > PDF目錄97919 > EP20K400BC652-3 Dual Voltage Monitor with Intergrated CPU Supervisor PDF資料下載
參數(shù)資料
| 型號： | EP20K400BC652-3 |
| 元件分類： | 電源監(jiān)測 |
| 英文描述： | Dual Voltage Monitor with Intergrated CPU Supervisor |
| 中文描述： | 雙電壓監(jiān)視器集成CPU監(jiān)控 |
| 文件頁數(shù)： | 85/114頁 |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K400BC652-3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
72
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Figure 37. APEX 20KE fMAX Timing Model
SU
H
CO
LUT
t
F1–4
F5–20
F20+
LE
Routing Delay
t
ESBARC
ESBSRC
ESBSWDSU
ESBDATASU
t
ESBWADDRSU
ESBRADDRSU
ESBDATACO1
ESBDATACO2
ESBDD
t
ESBWDH
ESBRASU
ESBRAH
ESBWESU
PD
PTERMSU
PTERMCO
ESB
t
ESBSRASU
t
ESBWDSU
t
ESBWASU
t
ESBSWC
t
ESBAWC
相關PDF資料 |
PDF描述 |
|---|---|
| EP20K400BC652-3ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K400BI652-1 | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K400BI652-1ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K400BI652-2ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K400BI652-3 | Dual Voltage Monitor with Intergrated CPU Supervisor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K400BC652-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K400BI652-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| EP20K400BI652-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K400BI652-2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EP20K400BI652-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。