參數資料
型號: EP20K300EFC672-2ES
元件分類: 電源監(jiān)測
英文描述: Dual Voltage Monitor with Intergrated CPU Supervisor
中文描述: 雙電壓監(jiān)視器集成CPU監(jiān)控
文件頁數: 85/114頁
文件大?。?/td> 1623K
代理商: EP20K300EFC672-2ES
72
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Figure 37. APEX 20KE fMAX Timing Model
SU
H
CO
LUT
t
F1–4
F5–20
F20+
LE
Routing Delay
t
ESBARC
ESBSRC
ESBSWDSU
ESBDATASU
t
ESBWADDRSU
ESBRADDRSU
ESBDATACO1
ESBDATACO2
ESBDD
t
ESBWDH
ESBRASU
ESBRAH
ESBWESU
PD
PTERMSU
PTERMCO
ESB
t
ESBSRASU
t
ESBWDSU
t
ESBWASU
t
ESBSWC
t
ESBAWC
相關PDF資料
PDF描述
EP20K300EFC672-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K300EFI672-1ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K300EFI672-2ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K300EFI672-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K300EQC240-1ES Dual Voltage Monitor with Intergrated CPU Supervisor
相關代理商/技術參數
參數描述
EP20K300EFC672-2N 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K300EFC672-2X 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K300EFC672-3 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1152 Macro 408 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K300EFC672-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K300EFC672-3N 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1152 Macro 408 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256