參數(shù)資料
型號: EP20K200RI240-2ES
英文描述: FPGA
中文描述: FPGA的
文件頁數(shù): 107/114頁
文件大?。?/td> 1623K
代理商: EP20K200RI240-2ES
92
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Table 68. EP20K100E Minimum Pulse Width Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tCH
2.00
ns
tCL
2.00
ns
tCLRP
0.20
ns
tPREP
0.20
ns
tESBCH
2.00
ns
tESBCL
2.00
ns
tESBWP
1.29
1.53
1.66
ns
tESBRP
1.11
1.29
1.41
ns
Table 69. EP20K100E External Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.23
2.32
2.43
ns
tINH
0.00
ns
tOUTCO
2.00
4.86
2.00
5.35
2.00
5.84
ns
tINSUPLL
1.58
1.66
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
2.96
0.50
3.29
-
ns
Table 70. EP20K100E External Bidirectional Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tINSUBIDIR
2.74
2.96
3.19
ns
tINHBIDIR
0.00
ns
tOUTCOBIDIR
2.00
4.86
2.00
5.35
2.00
5.84
ns
tXZBIDIR
5.00
5.48
5.89
ns
tZXBIDIR
5.00
5.48
5.89
ns
tINSUBIDIRPLL
4.64
5.03
-
ns
tINHBIDIRPLL
0.00
-
ns
tOUTCOBIDIRPLL
0.50
2.96
0.50
3.29
-
ns
tXZBIDIRPLL
3.10
3.42
-
ns
tZXBIDIRPLL
3.10
3.42
-
ns
相關PDF資料
PDF描述
EP20K200RI240-3 Field Programmable Gate Array (FPGA)
EP20K200RI240-3ES FPGA
EP20K300EBC652-1ES FPGA
EP20K300EBC652-2ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K300EBC652-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
相關代理商/技術參數(shù)
參數(shù)描述
EP20K200RI240-2V 制造商:Altera Corporation 功能描述:
EP20K200RI240-3 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K200RI240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K300E 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device Family
EP20K300EBC652-1 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - APEX 20K 1152 Macros 408 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256