- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄97918 > EP20K200RC208-3ES FPGA PDF資料下載
參數(shù)資料
| 型號(hào)： | EP20K200RC208-3ES |
| 英文描述： | FPGA |
| 中文描述： | FPGA的 |
| 文件頁(yè)數(shù)： | 14/114頁(yè) |
| 文件大小： | 1623K |
| 代理商： | EP20K200RC208-3ES |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)
110
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Table 110. EP20K1500E Minimum Pulse Width Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tCH
1.56
2.63
2.67
ns
tCL
1.56
2.63
2.67
ns
tCLRP
0.21
ns
tPREP
0.21
ns
tESBCH
1.56
2.63
2.67
ns
tESBCL
1.56
2.63
2.67
ns
tESBWP
1.35
1.60
1.77
ns
tESBRP
1.09
1.26
1.42
ns
Table 111. EP20K1500E External Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.78
2.92
3.06
ns
tINH
0.00
ns
tOUTCO
2.00
5.99
2.00
6.67
2.00
7.22
ns
tINSUPLL
2.46
2.44
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
2.46
0.50
2.80
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K300EFC672-2ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K300EFC672-3ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K300EFI672-1ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K300EFI672-2ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K300EFI672-3ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K200RC208-3V | 制造商:Rochester Electronics LLC 功能描述: 制造商:Altera Corporation 功能描述:IC APEX 20K FPGA 208RQFP 制造商:Altera Corporation 功能描述:IC FPGA 144 I/O 208RQFP |
| EP20K200RC240-1 | 制造商:Altera Corporation 功能描述:IC APEX 20K FPGA 240RQFP 制造商:Altera Corporation 功能描述:IC FPGA 174 I/O 240RQFP |
| EP20K200RC240-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K200RC240-1N | 制造商:Altera Corporation 功能描述:IC APEX 20K FPGA 240RQFP 制造商:Altera Corporation 功能描述:IC FPGA 174 I/O 240RQFP |
| EP20K200RC240-1X | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 CPLD - APEX 20K 832 Macro 174 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。